发明名称 CIRCUIT D'ESSAI DE FIABILITE DE MEMOIRE MORTE PROGRAMMABLE EFFACABLE
摘要 <P>CIRCUIT FORME SUR UNE MICROPLAQUETTE DE MEMOIRE PROGRAMMABLE EFFACABLE POUR MESURER LA TENSION DE SEUIL ET PAR CONSEQUENT LA CAPACITE DE CONSERVATION DES DONNEES DES TRANSISTORS A PORTE FLOTTANTE DE CETTE MEMOIRE.</P><P>LE CIRCUIT COMPORTE UNE BORNE D'ENTREE 50 DESTINEE A RECEVOIR UNE TENSION D'ESSAI A UN NIVEAU SUPERIEUR A LA TENSION DE SEUIL MAXIMALE DES CELLULES 12, 13, 14 DE LA MEMOIRE, UNE BORNE D'ENTREE 56 RACCORDEE A UNE SOURCE DE TENSION EN RAMPE 54 ET UN TRANSISTOR DE COMMANDE 52 RACCORDE AUX BORNES D'ENTREE ET AUX LIGNES 16, 20, 22 DE SIGNAL DE LECTURE DE LA MEMOIRE, AFIN D'APPLIQUER LA TENSION EN RAMPE A UNE CELLULE CHOISIE ET DETERMINER AINSI SA TENSION DE SEUIL.</P><P>APPLICATION AUX MEMOIRES MORTES PROGRAMMABLES EFFACABLES.</P>
申请公布号 FR2456993(A1) 申请公布日期 1980.12.12
申请号 FR19800010599 申请日期 1980.05.12
申请人 FAIRCHILD CAMERA INSTRUMENT CORP 发明人 ANTONY GEOFFREY BELL ET RAJESH HARIBHGI PAREKH;PAREKH RAJESH HARIBHGI
分类号 G11C29/00;G11C17/00;G11C29/12;G11C29/50;(IPC1-7):G11C29/00 主分类号 G11C29/00
代理机构 代理人
主权项
地址