semiconductor device having SOI structure and method for fabricating the same

摘要

다이오드나 웰 저항 등으로 사용되는 확산영역 상에 자기정합적으로 실리사이드층 형성시, 스페이서를 이용하여 실리사이드층이 형성되어질 부분을 특정 범위내로 제한시켜 주므로써, "실리사이드층 측면 ~ 확산영역 측면"까지의 거리(ℓ2)를 기존보다 충분히 크게 확보할 수 있도록 하여, 확산영역 측면에서 발생되는 정션 리키지 전류를 최소화할 수 있도록 한 SOI 구조를 갖는 반도체 소자 및 그 제조방법이 개시된다. 상기 반도체 소자는, ① 다이오드(혹은 웰 저항)로 사용되는 확산영역을 스페이서를 이용하여 농도 구배가 다른 이중 정션 구조(예컨대, P-층이 P+층을 감싸는 구조나 혹은 N-층이 N+층을 감싸는 구조)로 가져가되, 실리사이드층이 고농도 불순물층 즉, P+층이나 N+층의 표면에만 형성되도록 설계되거나 또는 ② 다이오드(혹은 웰 저항)로 사용되는 확산영역을 단일 정션 구조로 가져가되, 스페이서에 의해 확산영역 상에서 실리사이드층이 형성될 범위가 제한되도록 설계된다.