| 主权项 |
1.一种三度空间(3D)封装,其包含: 一电连接至一第一引线框的第一积体电路(IC)晶粒 ; 一电连接至一第二引线框的第二IC晶粒,且其中该 第一引线框系堆叠于该第二引线框上; 至少一将该第一引线框电连接至该第二引线框的 凸块,其中该至少一凸块系选择地形成于该第一引 线框与该第二引线框之间需要一电连接之处;及 一密封该第一及该第二引线框、该第一及该第二 IC晶粒及该凸块的模制化合物。 2.如请求项1之3D封装,其中该3-D封装为四方扁平无 引线(Ouad Flat No-Lead)型封装。 3.如请求项1之3D封装,其进一步包含位于每一侧上 之复数个端子。 4.如请求项3之3D封装,其进一步包含一电连接至该 封装之一侧上之至少一端子的被动电子装置。 5.如请求项4之3D封装,其中该被动电子装置为一电 容器及一电阻器中之一者。 6.如请求项4之3D封装,其中该被动电子装置将该3D 封装电连接至一第二3D封装。 7.如请求项1之3D封装,其进一步包含一电连接至一 第三引线框之第三IC晶粒,且其中该第三引线框系 堆叠于该第二引线框上且藉由复数个凸块电连接 于其,且该模制化合物密封该第一、该第二及该第 三引线框、该第一、该第二及该第三IC晶粒及该 等凸块。 8.如请求项1之3D封装,其中该第一IC晶粒系经由线 结合而(wirebonding)而电连接至该第一引线框。 9.如请求项1之3D封装,其中该第一IC晶粒系藉由复 数个第二凸块而电连接至该第一引线框作为一覆 晶。 10.一种形成一3D封装之方法,该方法包含: 电连接一第一积体电路(IC)晶粒至一第一引线框; 电连接一第二IC晶粒至一第二引线框; 于该第一引线框上形成至少一凸块,其中该至少一 凸块系选择地形成于该第一引线框与该第二引线 框之间需要一电连接之处; 经由该至少一凸块而电连接该第一引线框至该第 二引线框;及 密封该第一及该第二引线框、该第一及该第二IC 晶粒及该至少一凸块以形成一可堆叠封装之积体 电路。 11.如请求项10之形成一3D封装之方法,其中该第一IC 晶粒与该第一引线框之间的电连接系藉由线结合 。 12.如请求项11之形成一3D封装之方法,其中该至少 一凸块系形成于一通道,该通道系相同于该第一IC 晶粒与该第一引线框之间的电连接。 13.如请求项10之形成一3D封装之方法,其中该至少 一凸块系藉由模制压力而变形以形成该第一引线 框与该第二引线框之间的一结合点。 14.如请求项10之形成一3D封装之方法,其中该第一IC 晶粒与该第一引线框之间的该电连接系藉由覆晶 焊接。 15.如请求项10之形成一3D封装之方法,其进一步包 含电连接一被动电子装置至该可堆叠之封装积体 电路。 16.一种形成复数个3D封装之方法,其包含以下步骤: 电连接一第一复数个半导体积体电路(IC)晶粒至一 第一引线框面板之第一引线框之个别晶粒接收区 域; 电连接一第二复数个半导体IC晶粒至一第二引线 框面板之第二引线框之个别晶粒接收区域; 形成复数个凸块于该第一引线框面板之该等第一 引线框上,其中每一凸块系选择地形成于该等第一 引线框与该等第二引线框之间需要一电连接之处; 堆叠该第二引线框面板于该第一引线框面板上,其 中该第一及该第二复数个引线框系藉由该等凸块 而连接至彼此之个别者; 执行一模制操作以密封该第一及该第二复数个IC 晶粒、该等电连接及该等凸块;及 执行一切单操作以分离该等堆叠之第一及第二IC 晶粒中之邻近者,由此形成复数个可堆叠之封装。 17.如请求项16之形成复数个3D封装之方法,其中该 第一引线框面板及该第二引线框面板中之一者的 至少一边缘经半蚀刻。 18.如请求项17之形成复数个3D封装之方法,其中该 第一及该第二复数个IC晶粒、该等电连接及该等 凸块系藉由一注射成形过程而密封,其中该模制化 合物系藉由该第一及该第二引线框之该半蚀刻部 分而注射。 19.如请求项16之形成复数个3D封装之方法,其中该 第一及该第二复数个引线框之第一侧被黏接。 20.如请求项19之形成复数个3D封装之方法,其进一 步包含在执行该模制操作之后,撕胶该第一及该第 二复数个引线框,使得该第一及该第二复数个引线 框之该等第一侧上的端子被曝露。 图式简单说明: 图1-4为根据本发明之一实施例之说明一形成复数 个堆叠之晶粒组件之方法的放大截面图; 图5为一根据本发明之一实施例之一引线框面板之 一边缘的放大透视图; 图6为一根据本发明之一实施例之一3D可堆叠封装 的放大截面图; 图7为一根据本发明之一实施例之图6的3D可堆叠封 装及一被动电子装置的透视图; 图8为一根据本发明之另一实施例之两被并排置放 之3D可堆叠封装及一被动电子装置的透视图; 图9为一根据本发明之另一实施例之电连接至一引 线框之IC晶粒的放大截面图; 图10为一根据本发明之另一实施例之一3D可堆叠封 装的放大截面图;及 图11为一根据本发明之一实施例之图10之3D可堆叠 封装及一被动电子装置的透视图。 |
