| 主权项 |
1.一种制造一积体电路的方法,包含: 以第一材料填充第一沟道和以不同于第一材料的 第二材料填充第二沟道; 选择性的蚀刻在该第一沟道中的第一材料以移除 该第一材料; 形成一闸极介电在该第一沟道,而该第二沟道保留 以该第二材料填充;和 形成一闸极电极在该第一沟道中的该介电上。 2.如申请专利范围第1项的方法,包括形成具有不同 闸极介电的电晶体。 3.如申请专利范围第2项的方法,其中形成具有不同 闸极介电的电晶体包括形成具有以不同技术沉积 的闸极介电的电晶体。 4.如申请专利范围第1项的方法,包括形成具有金属 闸极的NMOS和PMOS电晶体。 5.如申请专利范围第4项的方法,包括使用具有较大 的导电带偏置的NMOS闸极介电材料。 6.如申请专利范围第5项的方法,包括使用具有比 NMOS闸极介电较高介电常数的PMOS闸极介电。 7.如申请专利范围第6项的方法,包括对该NMOS电晶 体比对该PMOS电晶体使用较厚的闸极介电。 8.如申请专利范围第7项的方法,包括使用一闸极介 电开关介电常数大于10当成该NMOS和PMOS电晶体的闸 极介电。 9.如申请专利范围第6项的方法,包括使用二氧化矽 用于该NMOS电晶体的该闸极介电,和使用具有大于 二氧化矽的介电常数的材料用于该PMOS电晶体。 10.如申请专利范围第9项的方法,包括使用扩散沉 积用于该NMOS电晶体的介电。 11.如申请专利范围第9项的方法,包括使用原子层 沉积、金属有机化学蒸气沉积、或溅镀沉积之一, 以形成用于该PMOS电晶体的介电。 图式简单说明: 图1是本发明之一实施例于制造初步阶段中一放大 且部分的切面图; 图2是根据本发明之一实施例于图1呈现的实施例 接下来的制造阶段中一放大且部分的切面图; 图3是根据本发明之一实施例于图2呈现的实施例 接下来的制造阶段中一放大且部分的切面图; 图4是根据本发明之一实施例于图3呈现的实施例 接下来的制造阶段中一放大且部分的切面图; 图5是根据本发明之一实施例于图4呈现的实施例 接下来的制造阶段中一放大且部分的切面图; 图6是根据本发明之一实施例于图5呈现的实施例 接下来的制造阶段中一放大且部分的切面图;以及 图7是根据本发明之一实施例于图6呈现的实施例 接下来的制造阶段中一放大且部分的切面图。 |
