发明名称 PHASE LOCKED LOOP CIRCUIT LOCK DETECTING METHOD AND SYSTEM HAVING THE SAME
摘要 본 발명은 위상 동기 루프 회로 및 이를 포함한 시스템를 공개한다. 이 장치는 기준 클럭에 동기되고 일정한 주파수를 갖는 출력 클럭을 생성하는 클럭 생성 회로와, 상기 기준 클럭 및 출력 클럭의 위상차가 제1 기준값 이내인 경우 락(lock) 상태로 판단하고, 상기 기준 클럭 및 출력 클럭의 위상차가 제2 기준값보다 큰 경우 언-락(un-lock) 상태로 판단하여 락 검출신호를 생성하는 락 검출기와, 상기 락 상태에서 상기 출력 클럭에 동기하여 내부 동작을 수행하는 내부회로로 구성되어 있다.
申请公布号 KR101631164(B1) 申请公布日期 2016.06.16
申请号 KR20100024402 申请日期 2010.03.18
申请人 삼성전자주식회사 发明人 장태광;박재진;김지현
分类号 H03L7/08;H03L7/095 主分类号 H03L7/08
代理机构 代理人
主权项
地址