| 摘要 |
<P>LA PRESENTE INVENTION CONCERNE UN CIRCUIT LOGIQUE INTEGRE QUI FACILITE L'EXECUTION DE TESTS; LE CIRCUIT COMPREND UN CIRCUIT COMPOSE1, UN GROUPE DE BASCULES 2 POUR RAMENER LES SORTIES DU CIRCUIT COMPOSE A L'ENTREE DE CE CIRCUIT; UN MOYEN 3 POUR PRODUIRE DES SIGNAUX ALEATOIRES; UN MOYEN REPONDANT A UN SIGNAL DE COMMANDE POUR COMPOSER LES GROUPES DE BASCULES DANS UN REGISTRE DE DECALAGE DE REACTION; UN MOYEN POUR APPLIQUER LA SORTIE DU CIRCUIT COMPOSE AU REGISTRE DE DECALAGE PAR ADDITION DE MODULO 2 POUR CHAQUE BIT ET UN MOYEN 4 POUR APPLIQUER SELECTIVEMENT L'UNE DES SORTIES DU REGISTRE ET LE SIGNAL ALEATOIRE AU CIRCUIT COMPOSE.</P>
|
