| 摘要 |
<p>Un método para la sincronización de reloj de un receptor para desmodular una señal de datos codificada en cuatro fases comprendiendo esta señal de datos palabras de datos consistentes en un primer, un segundo, un tercero y un cuarto intervalos de medio bitio consecutivos de igual longitud, caracterizado porque se determina un primer valor de comparación a partir de la diferencia entre un valor de muestreo en el primer intervalo de medio bitio y un valor de muestreo en el tercer intervalo de medio bitio, porque se determina un segundo valor de comparación a partir de la diferencia entre un valor de muestreo en el segundo intervalo de medio bitio, y porque se deduce una señal de corrección con la cual se controla la sincronización de bitios de una desviación del primero y/o segundo valores de comparación que tienen valores predeterminados.</p> |
