| 摘要 |
<p>Una disposición mejorada de inscripción de canal a memoria para inscribir a través de límites de palabra doble, en un sistema de tratamiento de datos que incluye una unidad de tratamiento, al menos un canal conectado a dicha unidad de tratamiento, una primera memoria de ocultación de alta velocidad y de baja capacidad, una segunda memoria principal de velocidad más baja y alta capacidad, y un registro de entrada-salida conectado entre dicha memoria principal, dicha memoria de ocultación y dicha unidad de tratamiento, en la que se almacenan datos en dicha memoria de ocultación en la forma de páginas de memoria de ocultación, cada una de las cuales comprenden una pluralidad de palabras dobles, comprendiendo cada palabra doble varias baterías de bitios de datos; comprendiendo dicha disposición de inscripción de canal a memoria: una memoria intermedia de intercambio destinada a recibir datos de dicho registro de entrada-salida y que tiene una capacidad de almacenamiento de al menos una pagina de memoria de ocultación; un subconjuntos de circuitos lógicos y de corrección de error conectado entre dicho registro de entrada- salid y dicha memoria principal, estando destinado dicho subconjunto a recibir datos de dicha memoria intermedia de intercambio; medios que responden a una solicitud de inscripción parcial de canal para determinar si la página de datos direccionada por la solicitud de inscripción de canal está (acierto) o no está (fallo) en dicha memoria de ocultación; medios que responden a un acierto para intercalar o "fundir" los datos de dicha inscripción parcial de canal con la página de memoria de ocultación direccionada en dicho registro de entrada-salida, intercalándose individualmente una pluralidad de baterías de bitios y para transferir dichos datos intercalados a dicha memoria principal a través de dicho subconjunto; y medios que responden a un fallo para intercalar los datos de dicha inscripción parcial de canal con los datos direccionados desde dicha memoria principal en dicho subconjunto de circuito lógicos y de corrección de error, y para retornar dichos datos intercalados a dicha memoria principal</p> |
