Method and device for adjusting the different time delays of semiconductor chips by changing the working voltage.

摘要

Zum Angleichen der Signalverzögerungszeiten von Halbleiterchips ist auf jedem Chip eine digitale Regelschaltung vorgesehen. Sie beeinflußt durch Ändern der Versorgungsspannung die Signalverzögerungszeit. Die digitale Regelschaltung enthält eine Vergleichsschaltung (4), in der die Signalverzögerung eines Taktimpulses in einer Kette (1) von Invertern (2) mit dem sehr genau definierten Taktintervall verglichen wird. Je nach dem Vergleichsergebnis wird de Zählerstand eines Zweirichtungszählers (13) um 1 erhöht oder erniedrigt. Der Zählerstand wird über einen Decodierer (17) decodiert, der das Teilerverhältnis eines Spannungsteilers verändert durch Zuoder Abschalten jeweils eines von mehreren Parallelwiderständen (R1 bis R7) mittels eines von mehreren Transistoren (T1 bis T7). Dadurch wird die am Abgriff (D) des Spannungsteilers vorhandene Spannung geändert, die einem Emitterfolger (T8) zugeführt wird. Die von diesem abgegebene Spannung (VR) wird den Halbleiterchips als Versorgungsspannung zugeführt und beeinflußt deren Signalverzögerungszeit. Die beschriebenen Schritte werden so oft wiederholt, bis die Differenz Δt zwischen dem Eintreffen eines durch die Kette aus Invertern verzögerten und des nachfolgenden unverzögerten Taktimpulses gegen Null geht. Der Decodierer ist so aufgebaut, daß er stets so viele Transistoren leitend macht als dem Zählerstand entspricht.