Semiconductor chip with improved ability for testing the large scale integrated circuits.

摘要

Um ein Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen zu schaffen, das eingebettete, d. h. von den Eingangs- und Ausgangsanschlüssen des Halbleiterplättchens direkt nicht zugängliche programmierbare logische Anordnungen (PLA) sowie lineare logische Funktionen realisierende Schaltungen und Schieberegister aufweist, wird die Architektur des Halbleiterplättchens so ausgelegt, daß sie aus mehreren programmierbaren logischen Anordnungen (PLA 14, 15) und Übertragungswegen (16, 17) als kombinatorischer Logik besteht. Die programmierbaren logischen Anordnungen sind dabei so verbunden, daß die Ausgänge einer (PLA 15) oder mehrere programmierbarer logischer Anordnungen mit einem Übertragungsweg (16) in Reihe liegen. Dadurch brauchen keine gesonderten Prüfmuster für den Übertragungsweg (16) erzeugt zu werden, sondern dieser wird mit den Ausgangsmustern der voraufgehenden programmierbaren logischen Anordnung geprüft. Ausgangsseitig parallel angeordnete programmierbare logische Anordnungen sind es eingangsseitig nicht und umgekehrt.