| 摘要 |
Un appareil et une methode d'identification de defaillances dans un systeme de circuit logique numerique (26) combine la sortie d'un generateur de signature de reaction (14) et un compteur de transition synchrone (16) pour produire une signature unique qui est sensible a la fois a la synchronisation de configuration binaire et a la sequence de configuration binaire. Une pluralite de signaux de sortie via des lignes de signaux (32) du systeme de circuit (26) qui sont produits en reponse a une configuration de signaux d'entree preselectionnes d'un generateur de signaux d'essai (24) est traite de facon synchrone sous le controle d'un controleur de sequence (38) par l'intermediaire d'un generateur de signature de reaction (14), tel qu'un reseau de verification a redondance cyclique en serie (CRC), et un reseau de comptage de transition synchrone par bit (16). Une partie preselectionnee de la sortie du reseau de comptage de transition par bit (16) est combinee via une ligne de signaux (82) avec une partie preselectionnee des bits du generateur de signature de reaction (14) pour obtenir une configuration binaire de sortie caracteristique pseudo-selective, ou signature, qui est unique au systeme de circuit (26) en essai. La capacite de detection de defaillance approche les 100%, et comporte une indication sur la duree de la configuration d'essai d'entree a titre de verification. |
