| 摘要 |
Die Erfindung betrifft ein Verfahren zur Quantisierung von Binärsignalen (B), bestehend aus einer digitalen Speicher- und Logikschaltung (1), einer analogen Filter- und Summierschaltung (2) erster oder höherer Ordnung mit einem oder mehreren Eingängen, einer oder mehreren gesteuerten Quellen (S1...Sn) für je eine elektrische Grösse mit zwei möglichen Werten (M1; N1...Mn; Nn), die von Quelle zu Quelle verschieden sein können, einem Komparator (4) mit gegebener Schaltschwelle (L), mit analogem Eingang (F) und Logikausgang (O), sowie einem Taktgenerator (5) mit gegebener Frequenz. Bei jeder Flanke einer gegebenen Richtung des Binärsignals (B) wird die Speicher- und Logikschaltung (1) in einen ersten Ausgangszustand gesetzt. Hierdurch wird/werden die Quelle(n) (S1...Sn) angesteuert. Diese liefert je eine elektrische Grösse mit einem ersten konstanten Wert (M1...Mn). Die Filter- und Summierschaltung (2) verarbeitet diese Grösse (n). Das Ausgangssignal (F) der Filter- und Summierschaltung (2) durchläuft während des ersten Ausgangszustandes der Speicher- und Logikschaltung (1) die Schaltschwelle (L) des Komparators (4), worauf dessen Ausgang umschaltet. Jeweils beim ersten hierauf folgenden Takt des Taktgenerators oder eine bestimmte Anzahl seiner Takte später wird die Speicher- und Logikschaltung (1) in einen zweiten Ausgangszustand gesetzt. Hierdurch angesteuert liefert die Quelle (S1...Sn) je eine elektrische Grösse mit einem zweiten konstanten Wert (N1...Nn). Die Filter- und Summierschaltung (2) verarbeitet diese elektrische(n) Grösse(n) solange, bis die nächste Flanke gegebener Richtung des Binärsignals (B) eintritt. Die Folge der Zeitpunkte, zu denen die Speicher- und Logikschaltung (1) in den zweiten Ausgangszustand gesetzt wird, wird als digitales Abbild des Binärsignals (B) genutzt.
|
