| 摘要 |
<p>지연 로크된 루프(DLL)에 기초한 클럭 신호 합성기에서, VCO를 차동 가변 지연 요소에 의해 형성된 다단계 지연 라인으로 대체하여 종래의 VCO에 기초한 회로의 누적 지터와 기준 클럭 노이즈 문제를 해결하였다. 지연 단계의 출력은 차동 XOR 게이트로 제공된다. 차동 XOR 게이트의 출력은 다중 입력 차동 NOR 게이트로 제공된다. 기준 클럭과 지연 라인 출력은, 차동 입력을 단일 종료로 변환하고 검출된 위상 에러 정정을 위한 비례제어를 제공하기 위해 디지털 루프를 이용하는 DLL 루프 논리 블럭에 포함된 위상 비교기에 입력된다. 디지털 루프 논리의 출력은, 지연 라인의 지연 단계에 제어 전류를 반영하는 전류 디지털-아날로그 변환기를 제어하는 벡터이다. 반영된 전류량은 지연 단계의 지연을 제어한다. 클럭 생성 회로의 주파수 승산 인수는 형성된 지연 체인의 지연 요소의 수를 변경함으로써 조정 가능하다. 합성 클럭 신호의 주기는 지연 요소의 수에 비례한다.</p> |
