| 主权项 |
1.一种沟槽式电容的形成方法,包括下列步骤:提供一半导体基底,该半导体基底上形成有一深沟槽以及一深沟槽电容器,该深沟槽电容器具有一节点介电层以及一储存节点,该储存节点填入该深沟槽至一预定深度,且该节点介电层形成于该深沟槽与该深沟槽电容器间之该深沟槽之侧壁及底部;以一特定方向对该深沟槽顶部开口进行一离子布植步骤,以在该深沟槽顶部开口中之单一例壁之该半导体基底及该深沟渠电容器顶部形成形成一离子布植区;对该半导体基底进行氧化步骤,以在该离子布植区形成一氧化层;以该氧化层为罩幕,于该深沟槽顶部开口露出表面之该半导体基底表面之侧壁形成一侧壁半导体层;移除该氧化层;于该深沟槽开口顶部侧壁形成一隔绝层;及于该深沟槽内填入一导电层与该储存节点接触。2.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该离子布植制程系利用含氟元素气体作为离子源,用以促进该氧化层之成长。3.如申请专利范围第2项所述之沟槽式电容的形成方法,其中该含氟元素气体为氟气气体。4.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该侧壁半导体层为磊晶矽层。5.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该侧壁半导体层之材质与该半导体基底相同。6.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该阻隔层为氧化层或氮化层。7.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该导电层为多晶矽层。8.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该节点介电层之材质为氮化矽。9.如申请专利范围第1项所述之沟槽式电容的形成方法,其中该储存节点之材质为n+型掺杂之多晶矽。10.一种沟槽式电容的形成方法,包括下列步骤:提供一半导体基底,该半导体基底上形成有一深沟槽以及一深沟槽电容器,该深沟槽电容器具有一节点介电层以及一储存节点,该储存节点填入该深沟槽至一预定深度,且该节点介电层形成于该深沟槽与该深沟槽电容器间之该深沟槽之侧壁及底部,其中该半导体基底之侧壁具有一第一侧壁及一第二侧壁;以一特定方向对该深沟槽顶部开口进行一离子布植步骤,以在该深沟槽顶部开口中之一第一侧壁之该半导体基底及该深沟渠电容器顶部形成形成一离子布植区;对该半导体基底进行氧化步骤,以在该深沟槽顶部开口之该第一侧壁、该深沟槽电容器顶部表面形成一第一氧化层,且该第二侧壁表面上形成有一第二氧化层,其中该第一氧化层之厚度大于该第二氧化层;去除该第二氧化层以露出该深沟槽顶部开口之该第二侧壁之该半导体基底表面;以该第一氧化层为罩幕,于该第二侧壁形成一侧壁半导体层;移除该第一氧化层,以露出该第一侧壁之该半导体基底表面;于该深沟槽开口顶部之该第一侧壁、该侧壁半导体层及该深沟槽电容器之表面上顺应性形成一第一阻障层;于该深沟槽开口顶部之该第一侧壁及该侧壁半导体层分别形成一间隙壁;于该深沟槽填入一第一导电层;依序回蚀刻该第一导电层及该间隙壁至一既定高度;及于该深沟槽内之该第一侧壁、该侧壁半导体层及该第一导电层表面上顺应性形成一第二阻障层,且于该深沟槽内填入一第二导电层至与该深沟槽顶部开口等高。11.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该离子布植制程系利用含氟元素气体作为离子源,用以促进该氧化层之成长。12.如申请专利范围第11项所述之沟槽式电容的形成方法,其中该含氟元素气体为氟气气体。13.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该侧壁半导体层为磊晶矽层。14.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该侧壁半导体层之材质与该半导体基底相同。15.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该第一阻障层为氮化层。16.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该间隙壁为氧化层或氮化层。17.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该第一导电层为多晶矽层。18.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该第二阻障层为氮化层。19.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该第二导电层为多晶矽层。20.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该节点介电层之材质为氮化矽。21.如申请专利范围第10项所述之沟槽式电容的形成方法,其中该储存节点之材质为n+型掺杂之多晶矽。图式简单说明:第1A图显示习知DRAM胞之深沟槽排列的平面图。第1B图显示习知DRAM胞之深沟槽电容器的切面示意图。第2A至2E图显示习知领型介电层制程之切面示意图。第3a-3h图系本发明之沟槽式电容的形成方法之切面示意图。 |
