半导体装置

摘要

本发明之目的是提供半导体装置，可以使利用矽膜形成之电阻之电阻值不容易产生变动。本发明之解决手段是以非晶形矽膜形成电阻31，在其表面部份中之接触栓塞5a，5b之连接部形成矽化物32a，32b。因为电阻31是非晶形矽，所以当与利用多晶矽作为电阻之材料之情况比较时，不容易与氢原子结合，所获得之半导体装置可以使利用矽膜形成之电阻之电阻值不容易产生变动。另外，因为在接触栓塞5a，5b之连接部形成有矽化物32a，32b，所以利用蚀刻而将接触栓塞5a，5b用之接触孔形成于第1层间绝缘膜4a上时，就不容易对电阻31产生蚀刻。利用此种构成，所获得之半导体装置可以使电阻31之电阻值更不容易产生变动。

主权项

1.一种半导体装置,其具备有以矽膜作为材料的电阻(30,31):其中上述电阻之至少表面部份为非晶形矽(31,33):在上述表面部份中之接触栓塞之连接部形成有矽化物(32a,32b)。2.一种半导体装置,其具备有:以矽膜作为材料的电阻(30);和被设置成接合在上述电阻的矽锗膜(44)。3.一种半导体装置,其具备有:以矽膜作为材料的电阻(30);覆盖在上述电阻的层间绝缘膜(4a,4b);和虚设接触栓塞(5e),利用与上述层间绝缘膜不同之材料而且具有可以防止氢原子侵入到上述电阻之作用之材料形成,一面与上述电阻绝缘而一面覆盖在上述电阻之上方部份中之至少一部份。4.如申请专利范围第3项之半导体装置,其中,更具备有虚设配线(6e),利用与上述层间绝缘膜不同之材料而且具有可以防止氢原子侵入到上述电阻之作用之材料,形成在上述虚设接触栓塞上。5.如申请专利范围第3或4项之半导体装置,其中,上述虚设接触栓塞和/或上述虚设配线之材料是金属。6.如申请专利范围第3项之半导体装置,其中,在上述虚设接触栓塞内埋入有上述层间绝缘膜之一部份。7.一种半导体装置,其具备有:SOI(Silicon On Insulator)基板,具有支持基板(11),埋入绝缘膜(12),和矽层(13)之积层构造;电阻(30),形成在上述SOI基板上,以矽膜作为材料;覆盖在上述电阻的层间绝缘膜(4a,4b);和虚设接触栓塞(5j),利用与上述层间绝缘摸不同之材料而且具有可以防止氢原子侵入到上述电阻之作用之材料,形成在上述电阻之附近,贯穿上述埋入绝缘膜和形成在上述矽层内之元件隔离区域。8.如申请专利范围第7项之半导体装置,其中,更具备有虚设配线(61),利用与上述层间绝缘膜不同之材料而且具有可以防止氢原子侵入到上述电阻之作用之材料形成,且覆盖在上述电阻之上方。9.如申请专利范围第7或8项之半导体装置,其中,上述虚设接触栓塞和/或上述虚设配线之材料是金属。10.如申请专利范围第7项之半导体装置,其中,上述虚设接触栓塞是多个之柱状导体,被并排配置。11.如申请专利范围第7项之半导体装置,其中:上述虚设接触栓塞是多个之壁状导体,被并排配置成包夹上述电阻;在上述多个壁状导体之一部份或全部,在其内部埋入有上述层间绝缘膜之一部份。12.一种半导体装置,其特征是具备有:以矽膜作为材料的电阻(30);覆盖在上述电阻的层间绝缘膜(4a,4b);接触栓塞(5h),利用与上述层间绝缘膜不同之材料形成,且连接在上述电阻;配线(6n),利用与上述层间绝缘膜不同之材料形成,且连接在上述接触栓塞;和虚设接触栓塞(5q~5s),在上述电阻附近之未覆盖上述电阻之位置,利用与上述层间绝缘膜不同之材料而且具有可以防止氢原子侵入到上述电阻之作用之材料形成,且连接在上述配线。13.如申请专利范围第12项之半导体装置,其中,上述虚设接触栓塞之材料是金属。图式简单说明:图1是剖面图,用来表示实施形态1之半导体装置。图2是剖面图,用来表示实施形态1之半导体装置之变化例。图3表示实施形态1之半导体装置之制造方法。图4表示实施形态1之半导体装置之制造方法。图5表示实施形态1之半导体装置之制造方法。图6表示实施形态1之半导体装置之制造方法。图7表示实施形态1之半导体装置之制造方法。图8表示实施形态1之半导体装置之制造方法。图9是剖面图,用来表示实施形态2之半导体装置。图10表示实施形态2之半导体装置之制造方法。图11表示实施形态2之半导体装置之制造方法。图12表示实施形态2之半导体装置之制造方法。图13表示实施形态2之半导体装置之制造方法。图14表示实施形态2之半导体装置之制造方法。图15表示实施形态2之半导体装置之制造方法。图16是剖面图,用来表示实施形态3之半导体装置。图17是上面图,用来表示实施形态4之半导体装置。图18是剖面图,用来表示实施形态4之半导体装置。图19是另一剖面图,用来表示实施形态4之半导体装置。图20表示实施形态4之半导体装置之制造方法。图21表示实施形态4之半导体装置之制造方法。图22表示实施形态4之半导体装置之制造方法。图23表示实施形态4之半导体装置之制造方法。图24表示实施形态4之半导体装置之制造方法。图25表示实施形态5之半导体装置之制造方法。图26是上面图,用来表示实施形态5之半导体装置。图27是剖面图,用来表示实施形态5之半导体装置。图28是另一剖面图,用来表示实施形态5之半导体装置。图29是剖面图,用来表示实施形态6之半导体装置。图30是上面图,用来表示实施形态7之半导体装置。图31是剖面图,用来表示实施形态7之半导体装置。图32是上面图,用来表示实施形态8之半导体装置。图33是剖面图,用来表示实施形态8之半导体装置。图34表示实施形态7之半导体装置之问题点。图35是上面图,用来表示实施形态9之半导体装置。图36是剖面图,用来表示实施形态9之半导体装置。图37是剖面图,用来表示实施形态9之半导体装置之变化例。图38是上面图,用来表示先前技术之半导体装置。图39是剖面图,用来表示先前技术之半导体装置。