发明名称 SEMICONDUCTOR DEVICE
摘要 임계전압의 경시적인 저하를 억제할 수 있고, 또한 알루미늄 배선에 의한 절연막의 부식이나 Al 스파이크에 기인하는 게이트·소스 사이의 단락을 방지할 수 있는 반도체장치를 제공한다. 반도체장치의 MOSFET 셀은, 폴리실리콘의 게이트 전극(6) 및 n- 드리프트층(2)의 상부에 형성된 n+ 소스 영역(4)을 구비한다. 게이트 전극(6) 위는 층간 절연막(7)에 의해 덮어져 있고, Al의 소스 전극(101)은, 층간 절연막(7) 위에 연장된다. 또한 게이트 전극(6)에는 Al의 게이트 패드(102)가 접속된다. 소스 전극(101)과 층간 절연막(7)의 사이, 및 게이트 패드(102)와 게이트 전극(6)의 사이의 각각에, Al의 확산을 억제하는 배리어 메탈층(99)이 배치된다.
申请公布号 KR101642753(B1) 申请公布日期 2016.07.26
申请号 KR20140086563 申请日期 2014.07.10
申请人 미쓰비시덴키 가부시키가이샤 发明人 수에카와 에이스케;오리쓰키 야스노리;타루이 요이치로
分类号 H01L21/335;H01L29/772 主分类号 H01L21/335
代理机构 代理人
主权项
地址