发明名称 LOGIC CIRCUIT
摘要 PURPOSE:To simplify the clock circuit, in the logic circuit by PLA(programmable logic array) using C-MOS through the provision of the latch circuit at the output section of array.
申请公布号 JPS5411651(A) 申请公布日期 1979.01.27
申请号 JP19770076840 申请日期 1977.06.28
申请人 FUJITSU LTD 发明人 HOSHIKAWA RIYUUSUKE;KIKUCHI HIDEO
分类号 H03K19/177 主分类号 H03K19/177
代理机构 代理人
主权项
地址