发明名称 CIRCUIT DE MISE EN SEQUENCE DE TENSIONS
摘要 <p><P>Circuit de mise en séquence de tension. </P><P>Un transistor T1 dans le conducteur positif 3 est commandé par le transistor T2 . T2 est conducteur seulement lorsque la tension négative V2 est disponible; un circuit à retard R1 C1 Z1 permet à T2 d'être conducteur seulement lorsque la tension négative est appliquée à la charge et un dispositif C2 assure qu'un potentiel negatif est appliqué à la charge après la suppression de la tension négative, si bien que le potentiel positif est enlevé avant le potentiel négatif. </P><P>Evite les dommages causés aux circuits par des potentiels positifs sans potentiels négatifs compensateurs. </P><P>Peut être appliqué particulièrement dans les circuits à transistors à effet de champ.</P></p>
申请公布号 FR2384388(A1) 申请公布日期 1978.10.13
申请号 FR19780004182 申请日期 1978.02.08
申请人 IBM 发明人 MAURUS CAPPA
分类号 H03F1/52;G05F1/56;H01L29/78;H03F1/42;H03K17/28;(IPC1-7):03K17/60;03K17/16 主分类号 H03F1/52
代理机构 代理人
主权项
地址