| 发明名称 |
LATCH CIRCUIT WITH LOG INNOUT FEATURE |
| 摘要 |
<p>PURPOSE:To form the high-speed latch circuit having the small number of gates utilizing the features of CML gates such as emitter dots and collector dots.</p> |
| 申请公布号 |
JPS5381026(A) |
申请公布日期 |
1978.07.18 |
| 申请号 |
JP19760158678 |
申请日期 |
1976.12.27 |
| 申请人 |
FUJITSU LTD |
发明人 |
YOSHIMURA TATSUROU;TSUCHIMOTO TAKAMITSU |
| 分类号 |
G06F7/00;G11C11/411;G11C19/00;H03K3/037;H03K3/286 |
主分类号 |
G06F7/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
