| 发明名称 |
PERFECCIONAMIENTOS EN CIRCUITOS DIGITALES CON RED DE FASE SINCRONIZADA. |
| 摘要 |
<p>PURPOSE:To secure an instaneous coincidence between the phase and frequency of an input clock and those of an output clock, by adding a simple circuit to the digital PLL.</p> |
| 申请公布号 |
ES464023(A1) |
申请公布日期 |
1978.07.16 |
| 申请号 |
ES19230004640 |
申请日期 |
1977.11.10 |
| 申请人 |
FUJITSU LIMITED |
发明人 |
|
| 分类号 |
H03L7/06;H03L7/00;H03L7/10;(IPC1-7):03K/ |
主分类号 |
H03L7/06 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
