发明名称 ARRANGEMENT FOR CHECKING AND DIAGNOSIS OF LOGIC UNIT FAULTS
摘要
申请公布号 SU615492(A1) 申请公布日期 1978.07.15
申请号 SU19762400645 申请日期 1976.08.23
申请人 VOLFSON YURIJ D,SU;SEROVA TATYANA N,SU 发明人 VOLFSON YURIJ D,SU;SEROVA TATYANA N,SU
分类号 G06F11/277;G05B23/02;(IPC1-7):G06F15/46 主分类号 G06F11/277
代理机构 代理人
主权项
地址