| 发明名称 |
TIMING CONTROL SYSTEM FOR MEMORY UNIT |
| 摘要 |
<p>PURPOSE:To reduce the number of circuits and to improve the reliacility, by making the timing generating circuit as one circuit.</p> |
| 申请公布号 |
JPS5353931(A) |
申请公布日期 |
1978.05.16 |
| 申请号 |
JP19760128934 |
申请日期 |
1976.10.27 |
| 申请人 |
FUJITSU LTD |
发明人 |
MIYASAKA SHIGERU;ANDOU SABUROU;MUTOO HIROSHI |
| 分类号 |
G06F12/06;G06F1/06;G06F12/00;G11C7/22 |
主分类号 |
G06F12/06 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
