| 摘要 |
<P>Ce dispositif de mémoire comporte une unité de mémoire 1 stockant l'information de commande, raccordée à un registre de constantes 5 auquel est raccordé un registre 10 de saut transition fonctionnel à l'adresse de retour, à un registre d'adresse suivante 6, à un registre 7 d'indices de modification des bits d'adresse de l'unité de mémoire 1 et au registre du code d'analyses 8, auquel est raccordé un décodeur de formation de signaux d'analyse 12. Aux sorties du décodeur de formation des signaux d'analyse 12 sont raccordés des circuits de coïncidence 17 qui forment une matrice 18 composée de colonnes suivant le nombre de bits modifiables de l'adresse de l'unité de mémoire 1 et de lignes dont le nombre est égal au nombre de bits du registre de code d'analyse 8. </P><P>L'invention peut être appliquée à la commande des processeurs et des voies d'ordinateurs, ainsi qu'aux systèmes de contrôle de divers dispositifs d'automation</P>
|
