| 摘要 |
<P>Système de traitement de données comportant un circuit de commande de mémoires servant d'interface entre l'unité centrale d'une part et la mémoire morte et la mémoire à accès sélectif d'autre part </P><P>Le circuit de commande de mémoires comprend un circuit de sélection de mémoires qui engendre des signaux de sélection qu'il transmet à la mémoire appropriée en réponse aux signaux reçus du processeur, et un circuit d'entrées multiples, commandé par le circuit de sélection, qui échantillonne les données provenant de chacune des mémoires et les transmet à un unique bus de sortie de données raccordé au processeur. L'utilisation de ce circuit de commande de mémoires réduit l'importance et le nombre de circuits nécessaires pour faire fonctionner plusieurs mémoires différentes.</P>
|
