| 摘要 |
<p>본 발명은 반도체 장치의 커패시터 형성 방법에 관한 것으로, 게이트라인이 형성된 반도체 커패시터 플레이트 전극(상부 전극)용 도핑된 폴리실리콘을 상기 반도체 기판의 셀 영역 및 코아/주변 영역 전면에 형성한다. 상기 셀 영역의 도핑된 폴리실리콘을 식각하여 오프닝을 형성한다. 여기서 상기 오프닝의 내벽은 플레이트 전극이 된다. 상기 오프닝의 내벽에 유전막을 형성한 후, 상기 오프닝 내벽의 유전막 상에 셀프 얼라인 방식으로 스페이서 형태의 스토리지 노드(하부 전극)를 형성한다. 이와 같은 방법으로 상기 플레이트 전극(상기 오프닝의 내벽)과 유전막 그리고 스토리지 노드(상기 오프닝 내벽의 스페이서)로 구성된 커패시터가 형성된다. 이 때 코아/주변 영역의 상기 플레이트 전극용 도핑된 폴리실리콘은 그대로 유지되기 때문에 셀 영역 및 코아/주변 영역 사이의 단차를 제거할 수 있어 후속 사진 공정 및 식각공정의 어려움을 제거할 수 있다.</p> |
