| 主权项 |
1.一种用于形成一半导体装置之方法,该方法包含: 在一基板上形成一闸极介电层; 在该基板上形成一第一导电层; 在该第一导电层上形成一牺牲层; 图案化该闸极介电层、该第一导电层及该牺牲层 以形成复数个闸电极图案; 在该等闸电极图案上及其之间形成一内埋绝缘层; 移除该牺牲层以形成藉由该内埋绝缘层包围之复 数个沟渠;及 在该沟渠内形成一金属层以形成复数个金属闸极 结构。 2.如请求项1之方法,其进一步包含: 在该第一导电层上形成一包括一氮膜及氧化物膜 之介电层;及 在该介电层上形成一第二导电层, 其中在该第二导电层上形成该金属层, 其中该第一导电层、该介电层、该第二导电层及 该金属层用以界定复数个闸电极。 3.如请求项1之方法,其中该牺牲层主要包括氮化物 。 4.如请求项1之方法,其中使用一含磷酸(H3PO4)之溶 液来移除该牺牲膜。 5.如请求项1之方法,其中该内埋绝缘层系被组态以 在该牺牲层之移除期间提供一关于该牺牲层之良 好选择性。 6.如请求项1之方法,其中该内埋绝缘层主要包含氧 化物。 7.如请求项1之方法,其中在该金属层之前形成该内 埋绝缘层以防止该金属层之氧化。 8.如请求项1之方法,其中该金属层包括钨。 9.如请求项1之方法,其中该第一导电膜及该第二导 电膜包含多晶矽。 10.一种形成一非挥发性记忆体装置之方法,该方法 包含: 形成复数个第一闸电极图案,其具有第一及第二多 晶矽层、一提供于该第一与该第二多晶矽层之间 的介电层,及一位于该第二多晶矽层上之牺牲层, 该等第一闸电极图案界定具有一第一宽度之至少 一第一沟渠; 形成复数个第二闸电极图案,其具有第一及第二多 晶矽层、一提供于该第一与该第二多晶矽层之间 的介电层,及一位于该第二多晶矽层上之牺牲层, 该等第二闸电极图案界定具有一大于该第一宽度 之第二宽度的至少一第二沟渠; 在该等第一及该等第二闸电极图案上形成一第一 绝缘层,该第一绝缘层填充该第一沟渠且提供于该 第二沟渠之侧壁上; 将一第二绝缘层填充入该第二沟渠中; 移除该牺牲层以形成位于该第二多晶矽层上之复 数个第三沟渠;及 在该等第三沟渠内形成一金属层以形成复数个闸 极结构,该等闸极结构包括该第一及该第二多晶矽 层,提供于该第一与该第二多晶矽层之间的该介电 层,及形成于该第二多晶矽层上之该金属层。 11.如请求项10之方法,其中该金属层及该第二多晶 矽层界定一用于形成该非挥发性记忆体装置之一 控制闸极的矽化物层,且该第一多晶矽层用以形成 该挥发性记忆体装置之一浮动闸极。 12.如请求项10之方法,其中该牺牲层包含氮化物。 13.如请求项10之方法,其中使用一含磷酸(H3PO4)之溶 液来移除该牺牲层。 14.如请求项10之方法,其中该第一及该第二绝缘层 包含氧化物。 15.如请求项10之方法,其中该介电层为一包括一氧 化物层、一氮化物层及一氧化物层之ONO层。 16.如请求项10之方法,其中该等第一闸电极图案用 以形成复数个单元电晶体,且形成该第一绝缘层以 提供一用于一与该单元电晶体相关联之控制电晶 体的闸极间隔物。 17.如请求项10之方法,其中该控制电晶体为一源极 选择电晶体,且该金属层包含钨或钛。 18.如请求项10之方法,其进一步包含使用该等第一 闸电极图案作为一光罩而植入杂质,以在该基板内 形成一导电区域。 19.如请求项10之方法,其进一步包含使用该等第一 闸电极图案及该第一绝缘膜作为一光罩而植入杂 质,以在该半导体基板内形成一导电区域。 20.一种形成一反及快闪记忆体装置之方法,该方法 包含: 形成复数个第一闸电极图案,其具有第一及第二多 晶矽层、一提供于该第一与该第二多晶矽层之间 的介电层,及一位于该第二多晶矽层上之牺牲层, 该等第一闸电极图案界定具有一第一宽度之至少 一第一沟渠; 形成复数个第二闸电极图案,其具有第一及第二多 晶矽层、一提供于该第一与该第二多晶矽层之间 的介电层,及一位于该第二多晶矽层上之牺牲层, 该等第二闸电极图案界定具有一大于该第一宽度 之第二宽度的至少一第二沟渠; 在该等第一及该等第二闸电极图案上形成一第一 绝缘层,该第一绝缘层填充该第一沟渠且提供于该 第二沟渠之侧壁上; 将一第二绝缘层填充入该第二沟渠中; 移除该牺牲层以形成位于该第二多晶矽层上之复 数个第三沟渠;及 在该等第三沟渠内形成一金属层以形成复数个闸 极结构,该等闸极结构包括该第一及该第二多晶矽 层,提供于该第一与该第二多晶矽层之间的该介电 层,及形成于该第二多晶矽层上之该金属层, 其中该等第一闸电极图案用以形成用于储存资料 之复数个单元电晶体,且该等第二闸电极图案用以 形成用于将控制讯号提供至该等单元电晶体的复 数个控制电晶体。 图式简单说明: 图1至图6为说明根据本发明形成半导体装置之闸 电极图案之方法的剖视图。 |
