| 主权项 |
基于FPGA的多通道雷达回波数据同步存储方法，包括的步骤有：1)对每个相控阵雷达的数据通道设计一个FIFO；假设相控阵雷达系统含有n个数据通道，首先针对第1个通道设计一个FIFO1用来缓存该通道的雷达回波数据，FIFO的容量要足够大并且位宽和要缓存的回波数据保持一致。同样的对第2、第3、…、第n‑1和第n个通道均设置相对应的FIFO：FIFO2、FIFO3、…、FIFO(n‑1)和FIFOn，以上FIFO的容量和位宽与FIFO1相同即可；2)设计FIFO的读写时钟信号；FIFO的写时钟根据通道回波数据的传输带宽除以FIFO的位宽得到，FIFO的读时钟大于等于n倍的FIFO的写时钟；3)使得第1个FIFO的读使能信号RDEN1有效，其余FIFO的读使能信号均无效；4)检测FIFO1的数据有效VALID1信号，若该信号有效，则对FIFO1的数据进行读取，读取后的数据快速存储到与FPGA外接的大容量双口RAM中，然后使得FIFO1的读使能信号RDEN1无效和FIFO2的读使能信号RDEN2有效，转入下一步骤；若检测到VALID1信号无效，则重复步骤3；5)检测FIFO2的数据有效VALID2信号，若该信号有效，则对FIFO2的数据进行读取，读取后的数据快速存储到与FPGA外接的大容量双口RAM中，然后使得FIFO2的读使能信号RDEN2无效和FIFO3的读使能信号RDEN3有效，转入下一步骤；若检测到VALID2信号无效，则重复步骤4；6)重复步骤4、5存储其余数据通道的数据，最后检测FIFOn的数据有效VALIDn信号，若该信号有效，则对FIFOn的数据进行读取，读取后的数据快速存储到与FPGA外接的大容量双口RAM中，然后使得FIFOn的读使能信号RDENn无效和FIFO1的读使能信号RDEN1有效，转入步骤1；若检测到VALIDn信号无效，则重复步骤6；7)重复步骤4至6，将所有的雷达回波数据存储完为止。 |
