| 主权项 |
1﹒一种装置其用以发射及接收IEEE802﹒3Ethernet/Cheapernet式局部区域网路用之Manchester编码数位资料,系包含:一隔离变压器其具有一第一线圈及一第二线圈,该第二线圈之一端系连至一第一外部端子处,该第一线圈之一端系连至一电源处;一倍号转换器,其一端系连至该第二线圈之另一端而其另一端则连至一第二外部端子;一接收器包括:一隔离方块其具有一输入、一第一输出及一第二输出,该隔离方块之输入系连至该第二外部端子处;一第一比较器其具有一第一输入、一第二输入及一输出,该第一比较器之第一输入系连至该隔离方块之第一输出处;一第二比较器其具有一第一输入、一第二输入及一输出,该第二比较器之第一输入系连至该隔离方块之第一输出处;一固定临界电压产生器其具有一输入、一第一输出、一第二输出及一第三输出其中该产生器之输入系连至该隔离方块之第二输出处;一第一动态临界电压产生器其具有一第一输入、一第二输入、一第三输入及一输出其中该第一输入及第二输入系分别连至该固定动态临界电压产生器之第一输出及第二输出处,且其中该输出系连至该第一比较器之第二输入处;一第二动态临界电压产生器其具有一第一输入、一第二输入及一输出其中该第二输入系连至该固定临界电压产生器之第三输出处且该输出系连至该第二比较器之第二输入处;一计时电路其具有一输入及一输出,该输入系连至该第一比较器之输出处,该输出则同时连至第一动态临界电压产生器之第三输入处及第二动态临界电压产生器之第一输入处;一决策方块其具有一第一输入、一第二输入、一第一输出及一第二输出其中该第一输入系连至第一比较器之输出处而该第二输入则连至第二比较器之输出处;一发射器其具有一输入及一输出其中该输入系连至一第三外部端子处且该输出系连至该隔离变压器之第一线圈之另一端处;一装置其用以产生三组固定临界电压,该装置系设于该固定临界电压产生器内;一装置其用以产生一第一动态临界电压,该装置系设于该第一动态临界电压产生器内;一装置其用以产生一第二动态临界电压,该装置系设于第二动态临界电压产生器内;一装置其用以产生一计时信号,该装置系设于该时间电路内;一装置其用以产生该决策方块之第一输出及第二输出,该装置系设于该决策方块内;一装置其用以产生该发射器之输出,以及一装置其用以将发射器连至该隔离变压器之第一线圈之另一端处。2﹒如申请专利范围第1项之装置,其中该信号转换器包含一二极件其具有一连至该隔离变压器之第二线圈之另一端处之负极及一连至该第二外部端子处之正极。3﹒如申请专利范围第1项之装置,其中该固定临界电压产生器包含:一第一电阻器其一端连至一正向电源;一第二电阻器其一端系连至该第一电阻器之另一端且其另一端则连至该隔离方块之第二输出处;一第三电阻器其一端系连至该第一电阻器之另一端处;一第四电阻器其一端系连至该第三电阻器之另一端处;以及一第五电阻器其连接于该第四电阻器之另一端与地之间;藉此该第一与第二电阻器之连接点系充作该固定临界电压产生器之第一输出,第三与第四电阻器之连接点系充作该固定临界电压产生器之第二输出以及第四与第五电阻器之连接点系充作该固定临界电压产生器之第三输出。4﹒如申请专利范围第1项之装置,其中该隔离方块包含一电容器其一端连至该隔离方块之输入处且另一端则连至该隔离方块之第一及第二输出处。5﹒如申请专利范围第1项之装置,其中该第一动态临界电压产生器包含:一第六电阻器其一端连至该第一比较器之第二输入处;一第一电容器其连接于该第六电阻器之一端与地之间;一第一开关其连接于该第六电阻器之另一端与该固定临界电压产生器之第一输出之间;以及一第二开关其连接于第六电阻器之另一端与该固定临界电压产生器之第二输出之间;藉此该计时电路之输出系用以开启该第一开关并关闭该第二开关,或反之亦然。6﹒如申请专利范围第1项之装置,其中该第二动态临界电压产生器包含:一第三开关系连接于该第二比较器之第二输入与地之间;一第二电容器系与该第三开关并联相接;一第七电阻器其一端连至该第二比较器之第二输入处;一第四开关系连接于第七电阻器之另一端与固定临界电压产生器之第三输出之间;藉此该计时电路之输出系用以开启该第三开关并关闭该第四开关,或反之亦然。7﹒如申请专利范围第1项之装置,其中该计时电路包含一单冲装置其一输入及一输出分别连至该计时电路之输入及输出处。8﹒如申请专利范围第1项之装置,其中该决策方块包含:一第一计较器其一计时输入连至该决策方块之第一输入处,一输出系连至该决策方块之第一输出处,以及一重设输入;一第一单冲装置其一输入系连至该第一计数器之计时输入处及一输出系连至该第一计数器之重设输入处;一第二计数器其一计时输入系连至该决策方块之第二输入处,一轮出系连至该决策方块之第二输出处以及一重设输入;以及一第二单冲装置其一输入系连至该第二计数器之计时输入处及一输出系连至该第二计数器之重设输入处。9﹒如申请专利范围第8项之装置,其中该决策方块另包含:一脉冲宽度检测器其一输入连至该决策方块之第一输入处及一输出;以及一或闸其第一输入连至该脉冲宽度检测器之输出处,一第二输入系连至该第二计数器之输出处,以及一输出系连至该决策方块之第二输出处。10﹒如申请专利范围第1项之装置,其中该发射器包含一双极电晶体其一基极连至第三外部端子处,一射极系接地,以及一集极则连至该隔离变压器之第一线圈之另一端处。11﹒如申请专利范围第1项之装置,其中该发射器包含一MOS电晶体其一闸极连至第三外部端子处,一源极系接地,以及一汲极则连至该隔离变压器之第一线圈之另一端处。12﹒如申请专利范围第1项之装置,其中该发射器包含:M组电晶体其中每一组系由N个电晶体所组成,N个电晶体之所有汲极均连至该隔离变压器之第一线圈之另一端处,N个电晶体之所有源极均接地;M条延迟元件链其中每一链系由(N-1)个延迟元件所组成而该等(N-1)个延迟元件系相互串联相接者,每一链中之(N-1)个延迟元件系配合每一组中之N个电晶体使得每一链中之第一延迟元件之输入系连至每一相关组中之第一电晶体之闸极处且每一链中之(N-1)个延迟元件之输出系顺序连至每一相关组中之第2个至第n个电晶体之闸极处,以及第一链之第一延迟元件之输入系连至该第三外部端子处;(M—1)个延迟元件其相互串联相接使得第一延迟元件之输入系连至第一链之第一延迟元件之输入处且第1至第(M—1)个延迟元件之输出系顺序连至该第2至第M链中之第一延迟元件之输入处,以及该第一延迟元件之输入系连至该第三外部端子处。13﹒如申请专利范围第12项之装置,其中该发射器另包含:M个开关而每一开关具有一控制引线使得每一开关均连接于每一链之第一延迟元件之输入与每一组之第一电晶体之闸极之间;(N—1)列xM行之开关而每一开关具有一控制引线使得每一开关均连接于N条链中之每一链之每一延迟元件之输出与N组中之每一组之第2个至第n个电晶组之闸极之间;以及(N—1)个正反器其相互串联相接以形成一移位暂存器藉此一第一正反器之输入系同时连至第三外部端子处及所有M个开关之控制引线处且该等(N—1)个正反器中之每一正反器之输出均连至相关列之所有开关之控制引线处。14﹒如申请专利范围第1项之装置,其中该隔离方块包含一变压器其具有一第三线圈及一第四线圈,该第三线圈之一端系连至该第二外部端子处而另一端则连至该信号转换器之另一端处,该第四线圈之一端系连至该固定临界电压产生器之输入处而其另一端则同时连至该第一比较器之第一输入处及第二比较器之第一输入处。15﹒如申请专利范围第1项之装置,其中该计时电路包含一正反器其具有一连至一电源之资料输入,一连至该决策方块之第一输入之计时输入以及一连至该计时电路之输出。16﹒如申请专利范围第3项之装置,其中该第一、第二、第三、第四及第五电阻器可以MOS电晶体加以替代而该等MOS电晶体之闸极分别连至第五组电压源处。17﹒如申请专利范围第1项之装置,其中该第一比较器之第二输入可直接连至该固定临界电压产生器之第一输出或第二输出处。18﹒如申请专利范围第1项之装置,其中该隔离变压器之第二线圈之另一端可直接连至该第二外部端子处以供非IEEE802﹒3之应用。19﹒如申请专利范围第1项之装置,其中该发射器包含:N个三态输出缓冲器而每一缓冲器之输出经由一电阻器而连至次一输出缓冲器之输出处,一第一输出缓冲器之输出系经由一电阻器而连至该隔离变压器之第一线圈之另一端处,N个输出缓冲器之所有输入均连至该发射器之输入处,每一输出缓冲器均设有一控制端子;一强度控制方块其具有N个输入而该等输入分别连至该等N个三态输出缓冲器之控制端子处,该强度控制方块具有一装置以监看跨接于该第一与第二外部端子之波形强度并据此调整作用输出缓冲器之数量,藉此可保持跨接于该第一与第二外部端子之恒定波形强度。20﹒如申请专利范围第1项之装置,其中该接收器另包含一低通滤波方块其中一输出系同时连至该第一比较器之第一输入处及第二比较器之第一输入处,且其中一输入系连至该隔离方块之第一输出处。21﹒如申请专利范围第20项之装置,其中该低通滤波方块包含:N个电阻器其相互串联相接;以及N个电容器而每一电容器均连接于每一相关电阻器之输出与地之间。图示简单说明图1系一示意方块图其显示一习知装置;图2一1及2一2系分别揭示本发明之一较佳实施例之整体方块简图及详图;图3一1及3一2系分别揭示本发明之一接收器之简化方块图及详细电路图;图4系一示意方块图其显示本发明之决策方块之第一实施例;图5系一示意方块图其显示图4所示之决策方块之不同实施例;图6系一示意电路图其显示本发明之一发射器之第一实施例;图7系一示意电路图其显示图6所示之发射器之第二实施例;图8系一示意电路图其显示图3一1所示之隔离方块之一不同实施例;图9系一方块图其揭示图3-1所示之计时电路之一不同实施例;图10系一电路图其揭示图3一1所示之固定临界电压产生器之一不同实施例;图11系一方块图其显示图3一1所示之接收器之一不同实施例;图12系一示意电路图其显示图6所示之发射器之第三实施例;图13系一简化方块图其显示图3一1所示之接收器之另一实施例;以及图14系一电路图其显示一低通滤波器其可与图13所示之接收器相连用。图15一A-图15一I系传统与本发明之电路与信号之技术流程说明图。 |
