半导体存储器

摘要

本发明乃有关搭载于ＣＭＯＳ（互补金氧半）门阵列（gate array）之作为ＳＲＡＭ之半导体存储器者。本发明之特征乃在如上述之半导体存储器中，由ＣＭＯＳ门阵列之中之各一对之第１及第２导电型沟道晶体管（chann- el transister），形成于一对之第１导电型沟道得体管之闸电极上之负荷电阻等来构成记忆格（memorycell）；由此即使用ＣＭＯＳ门阵列，亦可使记忆格之面积成为较小，可容易谋求大容量化者。

主权项

一种半导体存储器,主要在由正反器反转移用之电晶体来构成记忆格之半导体存储器中;其特征为:CMOS门阵列之中之一对第l导电型沟道晶体管,乃成为前述正反器之驱动用电晶体;在前述一对第l导电型沟道品体管之闸电极上,亦形成有前述正反器之负荷电阻;前述CMOS门阵列之中之一对第2导电型沟道晶体管,则成为前述转移用之电晶体者。图示简单说明:第1图乃为本发明之一实施例之平面第2图乃将第l中沿Ⅱ—Ⅱ线部分之制造工程顺次加以表示之概略性侧断面图。第3图乃将一实施例之其他部分之制造工程顺以加以表示之侧断面图。第4则为可适用本发明之电阻负荷型MOS—SRAM之记忆格之等效电路图。