| 主权项 |
1.一种用于一单层或多层印刷电路板(One/Multi-layer printed circuit board, PCB)以抗静电放电(Electrostatic Discharge, ESD)之绕线方法,其包含有: 设置一第一绕线区域; 设置一第二绕线区域,其中该第一绕线区域与该第 二绕线区域系相隔至少一预定距离;以及 连接一阻绝元件于该第一绕线区域与该第二绕线 区域之间,用来衰减由静电放电所产生之突波,以 及避免该突波经由该第一绕线区域传递至该第二 绕线区域。 2.如专利申请范围第1项所述之绕线方法,其中该第 一绕线区域包含有一第一接地端,该第二绕线区域 包含有一第二接地端,以及该阻绝元件系电连接于 该第一接地端及该第二接地端。 3.如专利申请范围第2项所述之绕线方法,其中设置 该第一绕线区域之步骤包含有:于该第一绕线区域 设置一第一导电面以作为该第一接地端;设置该第 二绕线区域之步骤包含有:于该第二绕线区域设置 一第二导电面以作为该第二接地端。 4.如专利申请范围第3项所述之绕线方法,其中该第 一导电面及该第二导电面均为铺铜面(copper pour area)。 5.如专利申请范围第3项所述之绕线方法,其中该第 一导电面系电连接一输入输出连接埠(Input/Output connector)之接地脚(ground pin)或屏蔽脚(shielding pin), 以及该第二导电面系电连接至一电子元件之接地 脚。 6.如专利申请范围第1项所述之绕线方法,其中该第 一绕线区及该第二绕线区域系位于该单层或多层 印刷电路板之同一布线层(layout layer)上。 7.如专利申请范围第1项所述之绕线方法,其中该第 一绕线区及该第二绕线区域系位于该单层或多层 印刷电路板不相同之布线层上。 8.如专利申请范围第1项所述之绕线方法,其中该阻 绝元件系为一印刷导线,且该印刷导线之线宽系不 大于一预定线宽。 9.如专利申请范围第1项所述之绕线方法,其中该阻 绝元件系为一电感。 10.如专利申请范围第1项所述之绕线方法,其中该 阻绝元件系为一电阻。 11.如专利申请范围第1项所述之绕线方法,其中该 阻绝元件系为一金属铜。 12.一种可抗静电放电之单层或多层印刷电路板,其 包含有: 一第一绕线区域,用来对一输入输出连接埠(Input/ Output connector)进行绕线; 一第二绕线区域,用来对该单层或多层印刷电路板 上一电子元件进行绕线,其中该第一绕线区域与该 第二绕线区域系相隔至少一预定距离;以及 一阻绝元件,电连接于该第一绕线区域与该第二绕 线区域之间,用来衰减由静电放电所产生之突波, 以及避免该突波经由该第一绕线区域传递至该第 二绕线区域。 13.如专利申请范围第12项所述之可抗静电放电之 单层或多层印刷电路板,其中该第一绕线区域包含 有一第一导电面,电连接该输入输出连接埠之接地 脚或屏蔽脚,该第二绕线区域包含有一第二导电面 ,电连接至该电子元件之接地脚,以及该阻绝元件 系电连接于该第一导电面及该第二导电面之间。 14.如专利申请范围第13项所述之可抗静电放电之 单层或多层印刷电路板,其中该第一导电面及该第 二导电面均为铺铜面(copper pour area)。 15.如专利申请范围第13项所述之可抗静电放电之 单层或多层印刷电路板,其中该第一导电面及该第 二接地端系位于该单层或多层印刷电路板之同一 布线层(layout layer)上。 16.如专利申请范围第13项所述之可抗静电放电之 单层或多层印刷电路板,其中该第一导电面及该第 二接地端系位于该单层或多层印刷电路板不同之 布线层上。 17.如专利申请范围第12项所述之绕线方法,其中该 阻绝元件系为一印刷导线,且该印刷导线之线宽系 不大于一预定线宽。 18.如专利申请范围第12项所述之绕线方法,其中该 阻绝元件系为一电感。 19.如专利申请范围第12项所述之绕线方法,其中该 阻绝元件系为一电阻。 20.如专利申请范围第12项所述之绕线方法,其中该 阻绝元件系为一金属铜。 图式简单说明: 第1图系为本发明单层或多层印刷电路板之一实施 例的示意图。 第2图系为本发明抗静电放电之绕线方法之流程图 。 |
