| 主权项 |
1.一种垃址过渡侦测电路的半导体记忆装置,其包括:一输入信号侦测装置,其接收暂存于缓冲器内的内部输入信号,用以侦测期望的信号,以便产生一侦测信号;一控制装置,其接收该输入信号侦测器之侦测信号,用以产生一控制信号,以便控制侦知放大器;以及一等化信号产生装置,其接收该输入信号侦测装置及控制装置的输出信号,用以产生一等化信号,以便等化一对字元线及/或资料输入/输出线;藉此,于侦知放大器不作业期间,该对字元线或该对资料输入/输出线会一直被等化。2.如申请专利范围第1项所述之半导体记忆装置,其中该对字元线与该对资料输入/输出线被该等化信号所等化。3.如申请专利范围第1项所述之半导体记忆装置,其中该输入信号侦测装置包括:一第一延迟装置,其产生一延迟的反相输入信号;及一装置,其用以产生一逻辑电位与该输入信号相等之侦测信号。4.如申请专利范围第1或2项所述之半导体记忆装置,其中该第一延迟装置包括奇数个反相器。5.如申请专利范围第1或2项所述之半导体记忆装置,其中该产生装置包括:一反及闸,其接收该输入信号及该反相输入信号;及一反相器,其用以将该反及闸的输出反相。6.如申请专利范围第1项所述之半导体记忆装置,其中该控制装置包括:一反相器,其用以将该侦测信号反相;一第二延迟装置,对一记忆单元执行读写作业时,该延迟装置延迟该反相侦测信号,以便遮断该等化信号产生器的输出;及一反及闸,其用以接收该第二延迟装置及该反相侦测信号的输出。7.如申请专利范围第6项所述之半导体记忆装置,其中该第二延迟装置包括偶数个反相器。8.如申请专利范围第1项所述之半导体记忆装置,其中该等化信号产生装置包括:一反相装置,其将该侦测信号反相;以及一反及闸,其接收该反相装置的反相侦测信号及该控制信号,以便产生一逻辑电位互补于该控制信号的等化信号。9.一种位址过渡侦测电路的半导体记忆装置,其包括:一输入信号侦测装置,其接收暂存于缓冲器内的外部输入信号,以便产生一侦测信号,该侦测信号的逻辑电位与该输入信号的电位相等;一制制装置,其接收该输入信号侦测装置之侦测信号,用以产生一控制信号,该控制信号的逻辑电位与该侦测信号相等,以便控制一侦知放大器;及一等化信号产生装置,其接收该侦测信号与该控制信号,其用以产生一逻辑电位互补于该控制信号的等化信号,以便等化一对字元线及/或资料输入/输出线;在资料经由该侦知放大器传送之前,该对字元线或该对资料输入/输出线一直被等化。10.一种具有字元线周边电路的半导体记忆装置,其包括:一输入信号侦测装置,其接牧暂存于缓冲器内的外部输入信号,以便产生一逻辑电位等于该输入信号之逻辑电位的侦测信号;一控制装置,其接收该输入信号侦测装置的侦测信号,以便产生一逻辑电位与该侦测信号相等的控制信号,进而控制侦知放大器;一等化信号产生装置,其接收该侦测信号与该控制信号,以便产生一逻辑电位互补于该控制信号的等化信号;及一等化装置,其接收该等化信号,以便控制该等字元线及/或资料输入/输出线与该侦知放大器及记忆行列区块相连的等化作业;经由该侦知放大器,于资料在该记忆行列区块转移作业之前,该对字元 |
