用于非易失性存储器的电荷泵时钟

摘要

一种用于一存储器件的电荷泵时钟，其中泵时钟是以一自适应速率来产生。本发明的电路(8)产生时钟边沿(3，4)以最小T_D秒相隔，只要地址(5)的转换没有超出一预定极限。然而，如果地址转换比该极限(即，1/(2×T_D))更频繁，则时钟边沿可以一与地址变化速率成比例的速率来产生，其中T_D大约为地址周期的一半。两逻辑规则(11，12)可用硬件或者等效的软件来实施以进行时钟信号的调整。

主权项

1.一种用于产生一泵时钟信号的电荷泵时钟，其包括：一第一和第二逻辑规则电路装置，其中所述第一逻辑规则电路装置配置成执行以下的步骤：如果所述泵时钟信号于一第一泵时钟状态至少为时一预定时间，就将所述泵时钟信号从所述第一泵时钟状态切换到一第二泵时钟状态；以及如果所述泵时钟信号于所述第二泵时钟状态至少为时所述预定时间，就将所述泵时钟信号从所述第二泵时钟状态切换到所述第一泵时钟状态；以及其中所述第二逻辑规则电路装置配置成执行以下的步骤：如果在一正逻辑脉冲的一上升沿时，一读时钟信号的状态从一第一读时钟状态转变为一第二读时钟状态，或者从所述第二读取时钟状态转变为所述第一读取时钟状态，使所述泵时钟信号在所述正逻辑脉冲的一下降沿时改变所述泵时钟信号的状态，除非：{(i)是所述第一逻辑规则电路装置导致所述泵时钟信号在所述正逻辑脉冲的所述上升沿时改变所述泵时钟信号的状态；以及(ii)在所述正逻辑脉冲的所述上升沿时的所述读时钟状态的转变为自最近的所述泵时钟信号的状态的改变以来的第一个状态转变}。