| 主权项 |
1.一种半导体装置,包括:内部电路(9),由电源节点(VDD2)接受驱动电流(ICC)来进行特定的动作;电流供给电路(5),可以控制供给电流到电源节点(VDD2)之供给电流(I2);电流吸收电路(6),可以控制吸收来自电源节点(VDD2)的电流之吸收电流(I1);及控制电路(7),分别控制电流供给电路(5)的供给电流(I2)及电流吸收电路(6)的吸收电流(I1),使电源节点(VDD2)成为预先决定之电位(VR2);上述控制电路(7),随着上述内部电路(9)的驱动电流(ICC)的增加/减少,先减少/增加上述吸收电流(I1)后,再增加/减少吸收电流(I1),同时增加/减少上述供给电流(I2)。2.如申请专利范围第1项所述的半导体装置,其中上述控制电路(7),随着上述内部电路(9)的驱动电流(ICC)的增加/减少,将上述吸收电流(I1)从预先决定値先减少/增加后,再回复到上述预先决定値;上述预先决定値可以被改变;且具有第1设定电路(43),用来将上述预先决定的値设定为所希望的値。3.如申请专利范围第1项所述的半导体装置,其中随着上述驱动电流(ICC)的增加/减少,可以改变增加/减少上述供给电流(I2)及上述吸收电流(I1)的速度;而且具有第2设定电路(53),随着上述驱动电流(ICC)的增加/减少,可以将增加/减少上述供给电流(I2)及上述吸收电流(I1)的速度设定为所希望的速度。4.如申请专利范围第1项所述的半导体装置,其中上述控制电路(7),随着上述内部电路(9)的驱动电流(ICC)的增加/减少,来增加/减少上述供给电流(I2)相当于上述驱动电流(ICC)的增加/减少量,同时将上述吸收电流(I1)从预先决定値先改变成别的値后,再回复到上述预先决定値的电流。5.如申请专利范围第4项所述的半导体装置,其中上述控制电路(7)控制上述供给电流(I2)及上述吸收电流(I1),使得上述吸收电流(I1)从上述别的値回复到上述预先决定値所需的时间,较上述吸收电流(I1)从上述预先决定値变化成上述别的値的时间来得长。6.如申请专利范围第1项所述的半导体装置,其中上述控制电路(7)将上述电源节点(VDD2)与第1基准电位(VR2)相比较,来产生相对于比较结果的控制电位(VC);上述电流吸收电路(6)包含连接在上述电源接点(VDD2)与接地电位(GND)之间,流有对应到上述控制电位(VC)的电流之电晶体(31);上述电流供给电路(5)依据上述控制电位(VC)来调整上述供给电流(I2)的値。7.如申请专利范围第6项所述的半导体装置,其中上述控制电路(7),随着上述驱动电流(ICC)的增加/减少,将上述吸收电流(I1)从预先决定値先减少/增加后,再回复到上述预先决定値的电流;上述半导体装置,具有第1暂存器(43),其可以变更保持设定上述预先决定値的第1设定信号的保持信号;上述电流吸收电路(6)包括:复数个电晶体(42.1~42.n),将各个输入电极一起接到上述控制电位(VC);及第1切换电路(41.1~41.n),依据保持在上述第1暂存器(43)之第1设定信号来从上述复数个电晶体(42.1~42.n)的任一者中至少选择一个电晶体,将所选择的电晶体连接在上述电源节点与上述接地电位的节点之间。8.如申请专利范围第6项所述的半导体装置,其中具有第2暂存器(53),其可以改变保持用来设定上述供给电流(I2)及上述吸收电流(I1)的增加/减少速度的第2设定信号之保持信号;上述控制电路(7)包括:差动电晶体对(27,28),将其输入电极分别接到上述电源节点(VDD2)的电位及上述第1基准电位(VR2),将其一边的电极共同连接;复数个阻抗元件(52.1~52.m);及第2切换电路(51.1~51.m),依据保持在上述第2暂存器(53)之第2设定信号来从上述复数个电晶体(52.1~52.m)的任一者中至少选择一个阻抗元件,将被选择的阻抗元件连接在上述差动电晶体对(27,28)的一边的电极与第2基准电位(GND)节点之间。9.如申请专利范围第1项所述的半导体装置,其中具有整流电路(4),将交流电流整流后产生电源电流,再将此电源电流供给到上述电流供给电路(5)。10.如申请专利范围第9项所述的半导体装置,其中上述半导体装置与天线(3)一起设置在IC卡(1)上,上述整流电路(4),将从上述天线(3)所收信的交流信号加以整流。11.如申请专利范围第10项所述的半导体装置,其中上述IC卡(55)上,设置有外部电源端子(56),用来从外部供给电源电流到上述电流供给电路(5)。图式简单说明:图1是说明此发明的实施型态1之非接触IC卡的构成电路方块图。图2是说明图1中所示的整流器,ICC变动吸收电路及ICC变动吸收控制电路的构成电路图。图3A~3C是用来说明图1及图2中所示的非接触IC卡中之第2电源电位的安定化方法的时序图。图4是说明此发明的实施型态2之非接触IC卡重点的电路方块图。图5是说明此发明的实施型态3之非接触IC卡重点的电路方块图。图6是说明此发明的实施型态4之组合卡的构成电路方块图。 |
