| 主权项 |
1.一种使沟槽电容之沟槽均匀填入罩幕层的方法,包括下列步骤:提供一半导体基底,该半导体基底具有一沟槽密集区及一沟槽稀疏区,该沟槽密集区及该沟槽稀疏区形成有复数沟槽,且形成于该沟槽密集区之沟槽密度高于该沟槽稀疏区;于该半导体基底上形成一罩幕层,该罩幕层填满该等沟槽;以一倾斜角度对该罩幕层进行蚀刻步骤至露出该半导体基底之该沟槽密集区及该沟槽稀疏区,以留下该等沟槽内之该罩幕层,其中该倾斜角度与该半导体基底法线之夹角大于45度;及对该等沟槽内之该罩幕层进行蚀刻步骤,使每一沟槽内之该罩幕层之厚度大体相同。2.如申请专利范围第1项所述之使沟槽电容之沟槽均匀填入罩幕层的方法,其中该罩幕层为光阻层。3.一种使沟槽电容之沟槽均匀填入罩幕层的方法,适用于一动态随机存取记忆单元,包括下列步骤:提供一半导体基底,该半导体基底具有一沟槽密集区及一沟槽稀疏区,且该半导体基底上依序形成有一第一衬层及一第二衬层;于该第二衬层及该等沟槽上顺应性形成一掺杂绝缘层;于该掺杂绝缘层上形成一光阻层,该光阻层填满该等沟槽;以一倾斜角度对该光阻层进行蚀刻步骤至露出该沟槽密集区及该沟槽稀疏区,以留下该等沟槽内之该光阻层,其中该倾斜角度与该半导体基底法线之夹角大于45度;对该等沟槽内之该光阻层进行蚀刻,使每一沟槽内之该光阻层之厚度大体相同;以该等光阻层为蚀刻罩幕,去除露出之该掺杂绝缘层,以留下该等沟槽内之高度大体相同之该等掺杂绝缘层;去除该等光阻层;及使该等掺杂绝缘层扩散以形成区域大体相同之复数掺杂区。4.如申请专利范围第3项所述之使沟槽电容之沟槽均匀填入罩幕层的方法,其中该第一衬层为垫氧化层。5.如申请专利范围第3项所述之使沟槽电容之沟槽均匀填入罩幕层的方法,其中该第二衬层为垫氮化层。6.如申请专利范围第3项所述之使沟槽电容之沟槽均匀填入罩幕层的方法,其中该掺杂绝缘层为掺砷矽玻璃层。7.一种形成具有均匀一致之沟槽电容之下电极的方法,包括下列步骤:提供一半导体基底,该半导体基底具有一沟槽密集区及一沟槽稀疏区;于该半导体基底上依序形成一第一衬层、一第二衬层、一罩幕层及一图案化光阻层,该图案化光阻层具有复数开口,该等复数开口露出部分该罩幕层以定义复数沟槽;以该图案化光阻层为罩幕,依序蚀刻露出表面之罩幕层至露出该第二衬层,并继续蚀刻该第二衬层、该第一衬层及该半导体基底,以在该沟槽密集区及该沟槽稀疏区形成复数沟槽,且形成于该沟槽密集区之沟槽密度高于该沟槽稀疏区;去除该图案化光阻层及该罩幕层;于该第二衬层及该等沟槽上顺应性形成一掺杂玻璃层;于该掺杂玻璃层上形成一光阻层,该光阻层填满该等沟槽;以一倾斜角度对该光阻层进行蚀刻步骤至露出该沟槽密集区及该沟槽稀疏区,以留下该等沟槽内之该光阻层,其中该倾斜角度与该半导体基底法线之夹角大于45度;对该沟槽内之该光阻层进行蚀刻至留下一既定深度之一残余光阻层;以该残余光阻层为罩幕,去除露出表面之该掺杂玻璃层;去除该残余光阻层;对该半导体基底进行回火步骤以使该半导体基底形成一离子驱入区作为下电极;及去除残余之该掺杂玻璃层。8.如申请专利范围第7项所述之形成具有均匀一致之沟槽电容之下电极的方法,其中该第一衬层为垫氧化层。9.如申请专利范围第7项所述之形成具有均匀一致之沟槽电容之下电极的方法,其中该第二衬层为垫氮化层。10.如申请专利范围第7项所述之形成具有均匀一致之沟槽电容之下电极的方法,其中该罩幕层为硼矽酸玻璃层。11.如申请专利范围第7项所述之形成具有均匀一致之沟槽电容之下电极的方法,其中该掺杂玻璃层为掺砷矽玻璃层。图式简单说明:第1a图系显示习知DRAM之深渠沟的排列示意图。第1b图系显示沿第1a图之切线B-B所示之深渠沟的剖面示意图。请参考第2a-2i图,第2a-2i图系显示习知之形成沟槽式电容之下电极的方法。请参考第3a-3j图,第3a-3j图系显示本发明之形成沟槽式电容之下电极的方法。 |
