发明名称 |
嵌入式系统的测试行动联合组隔离电路 |
摘要 |
本实用新型公开了一种嵌入式系统的JTAG隔离电路,分别连接处理单元与具有JTAG接口的逻辑芯片,包括:单稳单元和三态输出缓冲器,其中三态输出缓冲器对处理单元与具有JTAG接口的逻辑芯片之间的JTAG数据及控制信号进行缓冲输出;单稳单元的单稳触发输入控制引脚连接处理单元,输出控制引脚连接三态输出缓冲器的输出使能引脚。本实用新型只有在处理单元输出脉冲信号时才能使能三态输出缓冲器,这样在第一次使用嵌入式系统或者嵌入式系统的处理单元发生故障时,三态输出缓冲器均为高阻状态,避免了可能发生的与PC机加载座的总线冲突。 |
申请公布号 |
CN201017277Y |
申请公布日期 |
2008.02.06 |
申请号 |
CN200620175744.8 |
申请日期 |
2006.12.22 |
申请人 |
杭州华三通信技术有限公司 |
发明人 |
迟立华 |
分类号 |
G06F3/00(2006.01);G06F11/00(2006.01) |
主分类号 |
G06F3/00(2006.01) |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
逯长明 |
主权项 |
1.一种嵌入式系统的测试行动联合组JTAG隔离电路,分别连接处理单元与具有JTAG接口的逻辑芯片,其特征在于,包括单稳单元和三态输出缓冲器,其中:三态输出缓冲器对处理单元与具有JTAG接口的逻辑芯片之间的JTAG数据及控制信号进行缓冲输出;单稳单元的单稳触发输入控制引脚连接处理单元,输出控制引脚连接三态输出缓冲器的输出使能引脚。 |
地址 |
310053浙江省杭州市高新技术产业开发区之江科技工业园六和路310号华为杭州生产基地 |