提高蚀刻后关键尺寸均匀性之方法

摘要

本发明之一具体实施例系一种于一电感耦合电浆反应器内藉屏蔽驱动之蚀刻化学在一晶圆或基板上制作一积体电路装置的蚀刻方法，该方法包含如下步骤：(a)于一反应器室槽内提供一屏蔽驱动之蚀刻化学先质，该反应器室槽内置放一第一线圈其主要系将能量供应至该室槽之外侧局部，及一第二线圈其主要系经置放以主要将能量供应至该室槽之内侧局部；以及(b)提供电力给该第一线圈及该第二线圈，其中供应至该第一线圈之电力对于供应至该第二线圈之电力的比值为大于1之比例。