| 主权项 |
1.一种用以保存在反及型(NAND-型)快闪记忆体中之 字线通过偏压之方法,包括以下步骤: 在一ROM区块中产生一程式预充电信号及一程式预 充电延迟信号,其由该程式预充电信号延迟,该ROM 区块形成在一耦合至该NAND-型快闪记忆体之记忆 体单元阵列之周边电路中; 将该程式预充电信号及该程式预充电延迟信号,与 一传输至一区块字线而用于该区块字线之程式预 充电信号,及一传输至一群组存取信号产生电路而 用于群组存取之程式预充电信号同步化; 根据用于群组存取之该程式预充电信号而开启/关 闭一耦合至该区块字线之预充电电路中之预充电 开关; 当开启该预充电开关时,将一高电压预充电至该区 块字线; 根据一区块选择位址信号而开启耦合至该区块字 线之至少一通过开关,用以将一耦合至该通过开关 之单元程式化; 根据用于该区块字线之程式预充电信号或区块选 择位址信号而开启一放电开关;及 当开启该放电开关时,将预充电至该区块字线之高 电压放电。 2.如请求项1之方法,当该程式预充电信号具有一较 低位准时,用于该区块字线之程式预充电信号转变 为该较低位准,及当该程式预充电延迟信号具有一 较高位准时,用于该区块字线之程式预充电信号转 变为该较高位准,及当该程式预充电延迟信号具有 一较低位准时,用于该群组存取之程式预充电信号 转变为该较低位准,及当该程式预充电信号具有一 较高位准时,用于该群组存取之程式预充电信号转 变为该较高位准。 3.如请求项1之方法,其中该预充电开关,该通过开 关及该放电开关包括多个NMOS电晶体。 4.如请求项1之方法,包括一步骤:藉由将该程式预 充电信号及该程式预充电延迟信号转成一读取预 充电信号及一读取预充电延迟信号而读取该单元, 及将用于群组存取之该程式预充电信号及用于该 区块字线之该程式预充电信号转成一用于群组存 取之读取预充电信号及一用于一区块字线之读取 预充电信号。 5.一种NAND-型快闪记忆体,包括: 一记忆体单元阵列,其具有复数个快闪记忆体单元 ,其用以储存经程式化之资料; 一周边电路,其耦合至该记忆体单元阵列,及具有 一ROM区块及一同步电路; 该同步电路,其用以令一在该ROM区块中产生之程式 /读取预充电信号及一由延迟该程式/读取预充电 信号一预设时脉期间所获得之程式/读取预充电延 迟信号,与一传输至一区块字线而用于该区块字线 之程式/读取预充电信号及一传输至一群组存取信 号产生电路而用于群组存取之程式/读取预充电信 号同步化,及分离该等信号; 一预充电电路,其用以根据用于群组存取之该程式 /读取预充电信号而将一高电压预充电至该区块字 线; 一放电电路,其用以根据用于该区块字线之程式/ 读取预充电信号而将该高电压由该区块字线放电; 一预充电控制电路,其耦合至该同步电路,用以传 输一控制信号至该预充电电路及该放电电路,及接 收一来自一位址缓冲器之区块选择位址信号,该预 充电控制电路包括一分离开关,其用以分离该预充 电电路与该放电电路之操作;及 一通过开关,其用以根据该区块选择位址信号而将 预充电至该区块字线之高电压通过该快闪记忆体 单元。 6.如请求项5之记忆体,其中,当该程式/读取预充电 信号具有一较低位准时,用于该区块字线之该程式 /读取预充电信号转变为该较低位准,及当该程式/ 读取预充电延迟信号具有一较高位准时,用于该区 块字线之该程式/读取预充电信号转变为该较高位 准,及当该程式/读取预充电延迟信号具有一较低 位准时,用于群组存取之该程式/读取预充电信号 转变为该较低位准,及当该程式/读取预充电信号 具有一较高位准时,用于群组存取之该程式/读取 预充电信号转变为该较高位准。 7.如请求项5之记忆体,其中该ROM区块在复数个控制 信号上以至少读取及程式模式储存资讯,及传输该 等控制信号至多个对应之控制电路, 其中该等控制信号包括以下至少一者:一程式预充 电信号,一程式预充电延迟信号,一读取预充电信 号及一读取预充电延迟信号。 8.如请求项5之记忆体,其中该同步电路包括一NAND 闸极,其具有一用于该程式/读取预充电信号之第 一输入及一用于该程式/读取预充电延迟信号之第 二输入,复数个反相器,其多个输入串联连接至该 NAND闸极之输出,一NOR闸极,其具有一用于该程式/读 取预充电信号之第一输入及一用于该程式/读取预 充电延迟信号之第二输入,及一反相器,其输入耦 合至该NOR闸极之输出, 其中该第一输入及该第二输入系该程式/读取预充 电信号及该程式/读取预充电延迟信号,来自耦合 至该NAND闸极之该第一至第三反相器之输出系用于 该区块字线之程式/读取预充电信号,及来自耦合 至该NOR闸极之该第四反相器之输出系用于群组存 取之该程式/读取预充电信号。 9.如请求项5之记忆体,其中该群组存取信号产生电 路包括: 一高电压开关,其具有一用于一第一时脉之第一输 入,一用于第二时脉之第二输入,一用于群组存取 之该程式/读取预充电信号之第三输入,一用于该 高电压之第四输入,及一用于该群组存取信号之输 出; 一放电NMOS电晶体,其汲极耦合至该输出,其源极接 地,及其控制闸极耦合至该第三输出;及 一第一反相器,其输入耦合至该第三输入,及一第 二反相器,其输入耦合至该第一反相器之输出,及 其输出耦合至该控制闸极。 10.如请求项5之记忆体,其中该放电电路包括一放 电NMOS电晶体,其汲极耦合至该区块字线,其源极接 地,及其控制闸极耦合至该预充电控制电路。 11.如请求项5之记忆体,其中该预充电电路包括一 预充电NMOS电晶体,其汲极耦合至该高电压,其源极 耦合至该区块字线,及其控制闸极耦合至该群组存 取信号产生电路之输出,一第二NMOS电晶体,其控制 闸极及源极耦合至该区块字线,及一第一NMOS电晶 体,其控制闸极及源极耦合至该第二NMOS电晶体之 汲极,及其汲极耦合至该高电压。 12.如请求项5之记忆体,其中该预充电控制电路包 括: 该群组存取信号产生电路; 一第一NAND闸极,其具有一用于该区块字线之程式/ 读取预充电信号之第一输入,一耦合至一第二NAND 闸极之第二输出之第二输入,其用以接收该区块选 择位址信号,及一耦合至一分离NMOS电晶体之源极 之第一输出,其用于该分离开关; 一反相器,其输入耦合至该第一NAND闸极之第一输 出,及其输出耦合至该放电电路中之该放电NMOS电 晶体之控制闸极;及 该分离NMOS电晶体,其控制闸极连接以接收该预充 电信号,其汲极耦合至该区块字线,及其源极耦合 至该第一NAND闸极之第一输出。 图式简单说明: 图1之方块图根据本发明之较佳实施例绘示一结构 ,其中可应用用以保存NAND-型快闪记忆体中之字线 通过偏压的方法; 图2之方块图绘示图1之ROM区块与X-DEC区块间之信号 流动; 图3之时序图显示在图1之ROM区块中藉由使用时脉 而产生的程式预充电信号及程式预充电延迟信号; 图4之电路图绘示用以令在图2之ROM区块中产生的 程式预充电信号及程式预充电延迟信号与用于区 块字线之程式预充电信号及用于群组存取之程式 预充电信号同步化,并分离信号的电路; 图5之时序图显示图4的四个信号; 图6之电路图根据本发明之较佳实施绘示例用以保 存NAND-型快闪记忆体中之字线通过偏压的方法之 应用范例; 图7之电路图绘示用以供应偏压至耦合到图6之区 块字线的特定字线之电路;及 图8之电路图绘示用以驱动图6之预充电电路的群 组存取信号产生电路。 |
