- Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein

摘要

차폐형 게이트 트렌치 전계효과 트랜지스터는 반도체 영역 내부로 연장된 트렌치들을 포함한다. 각 트렌치의 저부 내에 차폐 전극이 배치된다. 차폐 전극은 차폐 유전체에 의해 반도체 영역으로부터 절연된다. 각 트렌치 내에서 차폐 전극 상으로 게이트 전극이 배치되며, 전극간 유전체는 차폐 전극과 게이트 전극 사이로 연장된 로우-k 유전체를 포함한다.