| 主权项 |
1. 一种电位差传输装置,包括:储存电荷的电容器元件;接到电容器元件一端的开关元件,将资料输入端和地线之一电连接电容器元件一端;决定电容器元件另一端电位的电位决定电路。2.一种半导体记忆装置,包括:包含多对位元线、多条字线、多个记忆格的记忆格阵列;解码位址资讯的解码器,依据位址资讯启动多条字线之一;将各对位元线设到预定预充电电位的预充电电路;感测放大器;设在记忆格阵列与感测放大器之间的电位差传输电路,保持多对位元线中之一对位元线之间的电位差,将该对位元线之间的保持电位差传到感测放大器,其中感测放大器放大电位差传输电路所传之该对位元线之间的电位差,以输出存入对应记忆格的资料。3. 如申请专利范围第2项的半导体记忆装置,其中电位差传输电路所保持并传输之一对位元线之电位差的値等于或大于感测放大器的最小运作保证値V@sst@ssh,小于记忆格的电位差。4. 如申请专利范围第2项的半导体记忆装置,其中电位差传输电路所保持并传输之一对位元线的电位差等于最小运作保证値Vth。5. 如申请专利范围第2项的半导体记忆装置,其中电位差传输电路包含:储存电荷的电容器元件;接到电容器元件一端的开关元件,将位元线和地线之一电连接电容器元件一端;决定电容器元件另一端电位的电位决定电路。6.如申请专利范围第5项的半导体记忆装置,另包括时序控制电路,产生界定开启开关元件之时间的第一控制信号和界定电位决定电路决定电容器元件另一端电位之时间的第二控制信号,其中第一控制信号送到开关元件,而第二控制信号送到电位决定电路。7. 如申请专利范围第5项的半导体记忆装置,其中电位决定电路所决定的电容器元件另一端电位等于预充电电路所决定的预充电电位。8. 如申请专利范围第2项的半导体记忆装置,其中半导体记忆装置执行包含多级的管线处理,电位差传输电路做为储存多级之一输出的管线暂存器。9. 如申请专利范围第8项的半导体记忆装置,其中电位差传输电路所保持并传输之一对位元线的电位差等于或大于感测放大器的最小运作保证値Vth,小于记忆格的电位差。10. 如申请专利范围第8项的半导体记忆装置,其中电位差传输电路所保持并传输之一对位元线的电位差等于感测放大器的最小运作保证値Vth。11. 如申请专利范围第8项的半导体记忆装置,其中多级包含:第一级,第一级包含从位址资讯输入到位址资讯解码:第二级,第二级包含从字线启动到该对位元线的电位差发生:第三级,第三级包含从该对位元线的电位差传输到感测放大器的资料放大;外部输出资料的第四级。图示简单说明:图1显示本发明之半导体记忆装置200的组态。图2是显示输入到时序控制电路112之信号与输出自时序控制电路112之信号之关系的时序图。图3是显示半导体记忆装置200之运作的时序图。图4是详示半导体记忆装置200之读取运作的时序图。图5A是显示利用传统管线之半导体记忆装置之位元线BL之电位改变的时序图;图5B是显示本发明之半导体记忆装置200之位元线BL之电位改变的时序图。图6A是显示利用传统管路之半导体记忆装置之管线处理流程的时序图;图6B是显示本发明之半导体记忆装置200之管线处理流程 |
