| 发明名称 | 在关状态无漏电流的半导体器件及其制造方法 | ||
| 摘要 | 在包括元件区50和元件隔离区58的半导体器件中,含氮氧化硅膜68置于元件区50与元件隔离区58之间的边界处。在制备半导体器件的方法中,在提供元件区50的半导体衬底60的部分表面上形成掩模材料72和74,使用掩模材料72和74腐蚀半导体衬底60,以形成限定元件隔离区58的沟槽76,在沟槽76中形成含氮氧化硅膜68,用绝缘膜掩埋沟槽76。 | ||
| 申请公布号 | CN1201258A | 申请公布日期 | 1998.12.09 |
| 申请号 | CN98102023.2 | 申请日期 | 1998.05.28 |
| 申请人 | 日本电气株式会社 | 发明人 | 樋口实 |
| 分类号 | H01L23/58;H01L21/76;H01L21/31;H01L21/322 | 主分类号 | H01L23/58 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏 |
| 主权项 | 1.一种半导体器件，包括：半导体元件区；用于隔离所说半导体元件区的元件隔离区；及置于所说半导体元件区与所说元件隔离区之间的边界的含氮氧化硅膜。 | ||
| 地址 | 日本东京 | ||