| 主权项 |
1. 一种制造系统,其主要具备至少2个处理装置与用于将被处理物搬送到所希望之处理装置的处理装置间搬送装置,其特征在于:上述处理装置间搬送装置,在一群之被处理物被处理或是保管之期间可将剩下来群之被处理物搬送,而在该剩下来时之被处理物中之一部分的被处理物被处理或是保管之期间会搬送上述一群之被处理物。2. 一种制造系统,其主要具备至少2个处理装置与用于将被处理物搬送到所希望之该处理装置之L组的(L为正的整数)处理装置间搬送装置以及将被处理物相对于制造系统投入或取出之投入取出装置,其特征在于:上述处理装置具有:在某个时刻T0开始之T分钟时间内(T为正数)会自上述处理装置间搬送装置之其中一者接受由M个(M为正整数)作成一组的被处理物的接受机构,用于保管该被处理物之机构,对在时刻T@sso以前所接受之一组的被处理物实施处理之机构,以及在时刻T@sso+N T(N为正整数)将一组处理完毕之被处理物开始排出到上述处理装置间搬送装置之其中一者的机构;上述L组之各处理装置间搬送装置,则具备有以下之机构,亦即在搬送装置LT分以下,不经由其他的处理装置将被处理物搬送于在上述处理装置之中,对被处理物持续实施处理之至少2个处理装置之间,而在时刻T@sso+(N+L)T之前将之搬送到对自时刻T@sso+NT之处理装置开始被排出之一组的被处理物持续实施处理之其他的处理装置。3. 一种制造系统,其特征在于具备:在未满时间间隔LT分时,可搬送于对由M个所构成之被处理物的组实施后续处理之处理装置之间的L组处理装置间搬送装置;将被处理物相对于被连结于上述处理装置间搬送装置之制造系统投入或取出的投入取出装置及;被连结到上述处理装置间搬送装置,在自时刻T@sso到时刻T@sso+T为止之期间可接受第1被处理物组,而对在时刻T@sso-T到T@sso为止之期间内所接受之第2被处理物组开始进行处理,而在自时刻T@sso-T到T@sso为止之期间,将处理完成之第3被处理物组排出到上述处理装置间搬送装置之至少2个处理装置。4. 如申请专利范围第2项之制造系统,上述被处理物为半导体晶圆,而上述处理装置为一实施洗净处理,CVD膜成形,喷溅膜成形或涂布膜成形等之成膜处理,扩散,氧化或氮化等之热处理,根据光线,电子束或是X线等之能量粒子线之曝光处理,涂布,显像或是烘烤等之抗蚀处理,乾蚀刻或湿蚀刻等之蚀刻处理,根据打入离子之杂质导入处理,根据除抗蚀层室等之抗蚀层除去处理,化学机械研磨处理等之平坦化处理,检查处理等之其中一者的半导体处理装置。5. 如申请专利范围第4项之制造系统,上述半导体处理装置具备有:用于自上述处理装置间搬送装置接受半导体晶圆组的第1保管机构与将半导体晶圆排出到上述处理装置间搬送装置的第2保管机构。6. 如申请专利范围第4项之制造系统,上述半导体处理装置具备有:被连接到处理装置间搬送装置,而至少可以收容接受一组之半导体晶圆的第1保持机构,邻接于该第1保管机构邻接于该第1预备室而设置之搬送室,邻接于该搬送室而设置之处理室以及第2预备室,以及邻接于该第2预备室而至少可将一组之半导体晶圆加以收容而排出的第2保管机构。7. 如申请专利范围第5项之制造系统,上述半导体处理装置为金属膜成膜处理装置,该金属膜成膜处理装置更具有:邻接于上述第1保管机构而设置之第1预备室,邻接于该第1预备室而设置之搬送室,邻接于该搬送室而设置之前处理室以及金属膜成形室,以及邻接于该搬送室与上述第2保管机构而设置之第2预备室。8. 如申请专利范围第5项之制造系统,上述半导体处理装置为绝缘膜成形处理装置,该绝缘膜成形处理装置,更具备有:邻接于上述第1保管机构而设置之第1预备室,邻接于该第1预备室而设置之搬送室,邻接于该搬送室而设置之绝缘膜成形室,以及邻接于该搬送室与上述第2保管机构而设置之第2预备室。9. 如申请专利范围第5项之制造系统,上述半导体处理装置为一乾蚀刻处理装置,该乾蚀刻处理装置更具有:邻接于上述第1保管机构而设置之第1预备室,邻接于上述第1预备室而设置之搬送室,邻接于该搬送室而设置之乾蚀刻以及除抗蚀层室,以及邻接于该搬送室与上述第2保管机构而设置之第2预备室。10. 如申请专利范围第5项之制造系统,上述半导体处理装置系一光石印处理装置,该光石印处理装置更具备有:邻接于上述第1保管机构而设置之涂布室,邻接于该涂布室而设置之烘焙室,邻接于该烘焙室而设置之曝光室,以及邻接于该曝光室与上述第2保管机构而设置之显像室。11. 如申请专利范围第5项之制造系统,由上述保管机构所保管之上述半导体晶圆的停留期间乃在由该制造系统所固有设定之期间T分以内。12. 如申请专利范围第5项之制造系统,上述半导体处理装置更具有:邻接于上述第1保管机构而设置之第1预备室,邻接于该第1预备室而设置之搬送室,邻接于该搬送室,而处理时间在(Q-1)T分以上,QT分以下(Q为正整数)的Q个处理室,以及与邻接于该搬送室而设置之上述第2保管机构呈邻接而设置之第2预备室。13. 如申请专利范围第5项之制造系统,上述制造系统,其中上述半导体处理装置具备有:金属膜成膜处理装置,绝缘膜成膜处理装置,光石印处理装置,金属乾蚀刻处理装置,绝缘膜乾蚀刻处理装置。14. 如申请专利范围第5项之制造系统,上述第1与第2保管机构具有可保管上述半导体处理装置能够同时处理之至少一个半导体晶圆组的机构。15. 如申请专利范围第5项之制造系统,除了上述半导体处理装置所具有之第1以及第2保管机构以外,更具备有一收容有不可能同时处理之至少一个半导体晶圆组,而被连接到上述处理装置间搬送装置的保管装置。16. 如申请专利范围第15项之制造系统,上述保管装置,在自某一时刻T@sso开始到LT分之期间内,至少会自上述处理装置间搬送装置接受保管至少一个半导体晶圆组,且将在时刻T@sso以前所接受之半导体晶圆组,在时刻T@sso+NT排出到处理装置间搬送装置之其中一者,而上述保管装置所拥有之所有的处理装置之间,在未满搬送时间LT分之期间,则藉由不经由其他之处理装置搬送半导体晶圆之L个处理装置间搬送装置而连接;而上述各处理装置间搬送装置,具备有可对在时刻T@sso+NT自上述保管装置开始被排出之半导体晶圆组持续实施处理之处理装置,或是将自处理装置开始被排出之半导体晶圆组搬送保管到上述保管装置直到时刻T@sso+(N+L)T为止的机构。17. 如申请专利范围第4项之制造系统,上述处理装置间搬送装置中,对半导体晶圆持续实施处理之至少2个处理装置之间的处理装置间搬送装置系一可将半导体晶圆一个个地加以搬送之处理装置间搬送装置。18. 如申请专利范围第4项之制造系统,上述处理装置中,对半导体晶圆持续实施处理之至少2个处理装置系一可一个个处理上述半导体晶圆之片状物处理装置。19. 如申请专利范围第17项之制造系统,上述半导体晶圆,持续实施事先所设定之一连串的全部处理。20.如申请专利范围第19项之制造系统,对上述半导体晶圆持续实施处理之上述处理装置包括一可对上述半导体晶圆持续实施藉能量粒子线之曝光处理,与包含抗蚀刻处理之一连串的光石印工程有关之处理的光石印处理装置。21. 如申请专利范围第20项之制造系统,对上述半导体晶圆持续实施处理之上述处理装置,更包括有:接着上述光石印工程,对上述半导体晶圆实施在光石印工程中未包含之处理的第2处理装置。22. 如申请专利范围第21项之制造系统,上述第2处理装置系一蚀刻处理装置。23. 如申请专利范围第21项之制造系统,上述第2处理装置系一杂质导入装置。24. 如申请专利范围第19项之制造系统,对上述半导体晶圆持续实施处理之上述处理装置包括对上述半导体晶圆持续实施抗蚀层除去处理,与包含洗净处理之一连串之抗蚀层除去工程有关之处理的第2处理装置。25. 如申请专利范围第24项之制造系统,对上述半导体晶圆持续实施处理的处理装置包含在上述抗蚀层除去工程之前,对上述半导体晶圆实施在上述抗蚀层除去工程中包含之处理的第3处理装置以及对上述半导体晶圆持续实施有关上述抗蚀层除去工程之处理之处理装置中之实施一连串处理之最初处理的第4处理装置。26. 如申请专利范围第25项之制造系统,上述第3处理装置系一蚀刻处理装置。27. 如申请专利范围第25项之制造系统,上述第3处理装置系一杂质导入装置。28. 如申请专利范围第19项之制造系统,对上述半导体晶圆实施持续处理之处理装置包括-实施与配线形成工程有关之处理的处理装置,而该配线形成工程包括:CVD膜成形,喷溅膜成形或涂布膜成形等之成膜处理,根据能量粒子线之曝光处理,涂布,显像,包括烘焙,除去之抗蚀处理,蚀刻处理,抗蚀层除去处理,而至少包括各一层单位之配线层形成工程与层间绝缘膜层形成工程。29.如申请专利范围第4项之制造系统,上述L组之处理装置间搬送装置呈环状,更具有:被连接到上述处理装置间搬送装置之半导体晶圆投入取出装置以及被连接到上述处理装置间搬送装置之至少2个处理装置。30. 如申请专利范围第29项之制造系统,上述环状之处理装置间搬送装置分别具有在未满LT分之期间会将上述被处理物朝一个方向搬送一周的机构。31. 如申请专利范围第30项之制造系统,上述处理装置间搬送装置具有可反覆动作或是停止而搬送上述被处理物,在停止时,则在上述处理装置间搬送装置与上述处理装置之间进行上述被处理物之接受或排出的机构。32.如申请专利范围第4项之制造系统,L为1。33. 如申请专利范围第4项之制造系统,M为1。34. 如申请专利范围第4项之制造系统,N为1。35. 如申请专利范围第4项之制造系统,T为-0<T≦10之范围的値。36. 如申请专利范围第4项之制造系统,T为-0<T≦7之范围的値。37. 如申请专利范围第4项之制造系统,T为-0<T≦5之范围的値。38. 如申请专利范围第4项之制造系统,T为-0<T≦3之范围的値。39. 如申请专利范围第4项之制造系统,上述半导体处理装置具有上述半导体晶圆之品种的识别机构。40.如申请专利范围第39项之制造系统,上述半导体处理装置,各处理室具有上述半导体晶圆之品种之识别机构。41. 如申请专利范围第39项之制造系统,来自上述识别机构之输出系当作一防止对不应该处理之半导体晶圆进行处理或是以错误之条件进行处理之连锁(interlock)起动信号而使用。42. 如申请专利范围第4项之制造系统,上述处理装置系被设置在上述处理装置间搬送装置之一侧,而可由与处理装置间搬送装置呈相反之一面进行保养检修。43.如申请专利范围第4项之制造系统,实施藉能量粒子线之曝光处理之上述处理装置的至少一者系被设置在制造系统之大略中心。44. 如申请专利范围第4项之制造系统,实施洗净处理之上述处理装置之至少一者系被设置在制造系统之大略中心。45. 如申请专利范围第4项之制造系统,实施氧化或是氮化处理之上述处理装置之至少一者系被配置在制造系统之大略中心。46. 如申请专利范围第4项之制造系统,上述处理装置间片状物搬送装置具有令上述半导体晶圆通过一与以氮气为主要成分之气体中或是真空中或是高清净度空气中之片状物搬送装置之周围呈独立控制之环境中而加以搬送的机构。47. 如申请专利范围第46项之制造系统,上述处理装置间片状物搬送装置具有可以检知上述半导体晶圆的机构。48. 如申请专利范围第47项之制造系统,上述处理装置间片状物搬送装置具有一根据来自上述检知机构之信号来控制在搬送通路之气流的环境控制条件的机构。49.如申请专利范围第46项之制造系统,上述处理装置间片状物搬送装置具有可以实质上使上述搬送通路之气流成为层流的机构。50. 如申请专利范围第15项之制造系统,上述保管装置可以收容制造系统内之所有的上述半导体晶圆。51.如申请专利范围第4项之制造系统,更包括:被设置在与上述处理装置以及处理装置间片状物搬送装置所设置之同等的环境下之预备的处理装置与处理装置间片状物搬送装置构成单元的至少一者及;可容易更换上述预备之处理装置或是处理装置间片状物搬送装置构成单元的更换机构。52. 如申请专利范围第4项之制造系统,更具备有可事先至少对一个处理装置实施同一处理之至少一个的处理装置或是共用处理装置。53. 一种制造方法,其主要包括:至少2个处理装置对被处理物实施处理的步骤以及藉可将被处理物搬送到所希望之处理装置之处理装置间搬送装置来搬送被处理物的步骤,其特征在于:在一群之被处理物被处理或是被保管之期间,剩下来群之被处理物会被搬送或是保管,而在上述一群被处理物接着处理被搬送或是被保管之期间,则剩下来群之被处理物中之一群的被处理物会被处理或是被保管。54. 一种制造方法,其包括:对由M个(M为正整数)所构成之被处理物之多数组实施2个持续之处理的步骤以及藉可将被处理物搬送到所希望之处理装置之L组的处理装置间搬送装置来搬送被处理物之步骤,其特征包括:处理装置之至少一者或是具有相同处理功能之多个处理装置组之至少一者,在自某一时刻T@sso开始T分(T为正数)之期间内,自L组之上述处理装置间搬送装置之其中一者接受保管一组之被处理物的步骤,将其他之在时刻T@sso以前所接受之一组之被处理物实施处理的步骤,在时刻T@sso+NT(N为正整数),将一组处理完毕之被处理物开始排出到上述处理装置间搬送装置之其中一者的步骤,将在时刻T@sso+NT自某一处理装置开始排出之一组的被处理物搬送到实施持续处理之其他的处理装置加以保管直到时刻T@sso+(N+L)T为止的步骤。55. 如申请专利范围第54项之制造方法,自上述处理装置之至少一者或是具有相同处理功能之多个处理装置组之至少一个,在时刻T@sso+NT开始被排出到处理装置间片状物搬送装置之一组处理完毕的被处理物,在自自时刻T@sso+(N-1)T开始到时刻T@sso+NT为止之十分之期间实施处理之被处理物。56. 一种制造方法,其主要特征系包括:在某一时刻T@sso在未满时间间隔LT分之期间,会将由M个所构成之被处理物投入到一被处理物组之投入取出装置,该装置则被连接到一可将由M个所构成之被处理物组搬送于实施持续处理之处理装置间之L组处理装置间搬送装置的步骤,在自时刻T@sso到T@sso+LT为止之期间,利用上述被处理装置间搬送装置将上述被处理物组搬送到连接于该搬送装置之至少2个处理装置中的第1处理装置的步骤,在自时刻T@sso-T到T@sso为止之期间,会对上述第1处理装置所接受之第2被处理物组开始处理,且在自时刻T@sso-T到T@sso为止之期间,将藉上述第1处理装置处理完毕之第3被处理物组排出到上述处理装置间搬送装置,且在自时刻T@sso-T到T@sso+(L-1)T为止之期间,将自上述第1处理装置排出到上述处理装置间搬送装置之第4被处理物组搬送到与第1处理装置不同之第2处理装置的步骤。57.如申请专利范围第54项之制造方法,上述被处理物为一半导体晶圆,上述处理系一洗净处理,CVD膜成形,喷溅膜成形或是涂布膜成形等之成膜处理,扩散,氧化或是氮化之热处理之热处理,根据光线,电子束或是X线等之能量粒子线的曝光处理,涂布,显像或是烘焙等之抗蚀处理,乾蚀刻或是湿蚀刻等之蚀刻处理,根据打入离子等之杂质导入处理,根据除抗蚀层室等之抗蚀层除去处理,化学机械研磨处理等之平坦化处理,测长检查或是异物检查等之在LSI制造中对半导体晶圆所实施之任何的处理。58. 如申请专利范围第57项之制造方法,更具有将不可能同时进行处理之至少一个上述半导体晶圆组收容在各处理装置所具有之半导体晶圆的保管机构内的步骤。59. 如申请专利范围第57项之制造方法,更具有将不可能同时处理之至少一个上述半导体晶圆组收容在与各处理装置所具有之半导体晶圆之保管机构不同,而被连接在处理装置间搬送装置之保管装置内的步骤。60. 如申请专利范围第59项之制造方法,上述保管装置更具有:在自某一时刻T@sso开始之LT分之期间,自处理装置间搬送装置接受至少1个半导体晶圆组的步骤,将另外之在时刻T@sso以前所接受之半导体晶圆组,在时刻T@sso+NT开始排出到处理装置间搬送装置之其中一者的步骤,以及将在时刻T@sso+NT之自某一保管装置开始被排出之半导体晶圆组搬送到实施持续处理之处理装置,或是将自处理装置开始被排出之半导体晶圆组搬送到保管装置加以保管直到时刻T@sso+(N+L)T为止之步骤。61. 如申请专利范围第57项之制造方法,更具有可将对上述半导体晶圆组实施持续处理之各处理装置之已经处理完毕的半导体晶圆组排出到处理装置间搬送装置之最小时间间隔之最大或是较此为大的时间当作T,而将自某一时刻T@sso开始T分钟之期间当作基本周期,而对多个半导体晶圆组持续实施处理的步骤。62. 如申请专利范围第57项之制造方法,更具有可将对上述半导体晶圆组实施持续处理之各处理装置之(将已经处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔/具有相同处理功能之处理装置数)最大或是较此为大的时间当作T,而将自某一时刻T@sso开始T分钟当作基本周期,而对多个半导体晶圆组持续实施处理的步骤。63. 如申请专利范围第57项之制造方法,更具有:当为了要对上述半导体晶圆组进行需要(Q-1)T分以上,QT分以下(Q为正整数)之处理时间的处理,而要使用由Q个以上具有相同处理功能之处理装置所构成的处理装置组时,则将自某一时刻T@sso开始T分钟当作基本周期,而对各个半导体晶圆组持续实施处理,使处理装置组中之各处理装置之处理时间分开,而处理装置组,每一个周期T分之期间,会自处理装置间搬送装置接受保管至少一组的半导体晶圆,而对另外之在时刻T@sso以前所接受之一组的半导体晶圆实施处理,在时刻T@sso+NT,将一个一组之处理完毕的半导体晶圆组排出到处理装置间搬送装置。98. 如申请专利范围第57项之制造方法,更具有:当对上述半导体晶圆组实施持续处理之各处理装置之半导体晶圆组为一种时(将处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔每一个半导体晶圆组的处理次数),将最大之处理装置之处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔或是较此为多的时间设为该处理装置群的周期T,而当半导体晶圆组为多种时,(将处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔每一个半导体晶圆组之处理次数的加权平均),则将最大处理装置之处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔或是较此为多的时间当作该处理装置群之周期T,将自某一时刻T@sso开始T分之期间当作基本周期,而对多个半导体晶圆组持续地实施处理的步骤。99. 如申请专利范围第57项之制造方法,更具有:当对上述半导体晶圆组实施持续处理之各处理装置之半导体晶圆组为一种时(将处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔每一个半导体晶圆组的处理次数/具有相同处理功能之处理装置数),将最大之处理装置之处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔或是较此为多的时间设为该处理装置群的周期T,而当半导体晶圆组为多种时,(将处理完毕之半导体晶圆组排出到处理装置间搬送装置之最小时间间隔 每一个半导体晶圆组之处理次数的加权平均/具有相同处理功能之处理装置数),半导体晶圆组排出到处理装置间搬送装置之最小时间间隔或是较此为多的时间当作该处理装置群之周期T,将自某一时刻T@ssoT开始T分之期间当作基本周期,而对多个半导体晶圆组持续地实施处理的步骤。100. 如申请专利范围第57项之制造方法,更具有根据L组之上述处理装置间搬送装置之连续2个处理装置间之搬送时间之最大若是在(R-1)T分以上,RT分以下(R为正整数)时,则当作L=R,而将自某一时刻T@sso开始T分之期间当作基本周期,对多个半导体晶圆组持续地实施处理的步骤。101. 如申请专利范围第57项之制造方法,更具有在自某一时刻T@sso开始之LT分钟之期间内,会自处理装置排出一群数目相当于处理中之半导体晶圆之L/(L+1)的半导体晶圆,而将之搬送到实施后续处理之其他的处理装置加以保管的步骤,以及对在各处理装置中之剩下来之半导体晶圆中之可处理的半导体晶圆实施处理的步骤。102. 如申请专利范围第57项之制造方法,更具有在以某一时刻T@sso为基准而自(n+2m-3)T分后开始到(n+2 m-2)T分后之期间,对第n个上述半导体晶圆组进行第m个处理(n,m为正整数),而在自(n+2m-2)T分后开始到(n+2m-1+L)T分后之期间,则自进行第m个处理之处理装置,藉处理装置间搬送装置搬送到进行第(m+1)个处理的处理装置,而在自(n+2m-1+L)T分后开始到(n+2m+L)T分后之期间,则对第n个半导体晶圆组实施第(m+1)个处理。103. 如申请专利范围第57项之制造方法,更具有在实施上述处理之前决定处理装置间搬送之时间表的步骤与根据此实施处理的步骤。104. 如申请专利范围第69项之制造方法,更具有:在以某一时刻T@sso为基准,自(n+2m-3)T分后开始到(n+2m-2)T分后之期间会对第n个上述半导体晶圆组进行第m个(n,m为正整数)的处理,而在自(n+2m-2)T分后开始到(n+2m-1+L)T分后之期间会自进行第m个处理之处理装置,藉处理装置间搬送装置搬送到进行第(m+1)个处理之处理装置,在自(n+2m-1+L)T分后开始至(n+2m+L)T分后之期间会对第n个半导体晶圆组进行第(m+1)个处理,而以此为基本原则决定处理,处理装置间搬送之时间表的步骤与根据此实施处理的步骤。105. 如申请专利范围第57项之制造方法,当对上述半导体晶圆实施持续处理之各处理装置的半导体晶圆组为一种时,则将(T(分)每一个半导体晶圆组之处理次数)之最大或是较此为多的时间当作半导体晶圆组之平均投入间隔,而当半导体晶圆组为多种时,则将(T(分)每一个半导体晶圆组之处理次数之加权平均)之最大或是较此为多的时间当作半导体晶圆组之平均投入间隔,而在每次间隔T边调整有无投入半导体晶圆组,以自某一时刻T@sso开始T分钟当作基本周期而对多个半导体晶圆组持续实施处理的步骤。106. 如申请专利范围第57项之制造方法,当对上述半导体晶圆实施持续处理之各处理装置的半导体晶圆组为一种时,则将(T(分)每一个半导体晶圆组之处理次数/具有相同处理功能之处理装置数)之最大或是较此为多的时间当作半导体晶圆组之平均投入间隔,而当半导体晶圆组为多种时,则将(T(分)每一个半导体晶圆组之处理次数之加权平均/具有相同处理功能之处理装置数)之最大或是较此为多的时间当作半导体晶圆组之平均投入间隔,而在每次间隔T边调整有无投入半导体晶圆组,以自某一时刻T@sso开始T分钟当作基本周期而对多个半导体晶圆组持续实施处理的步骤。107. 如申请专利范围第57项之制造方法,上述实施持续处理的步骤包括:实施与包含根据光线,电子束或是X线等之能量粒子线的曝光处理以及涂布,显像或烘焙等之抗蚀处理等之一连串之光石印工程有关之处理的步骤。108. 如申请专利范围第57项之制造方法,上述实施持续处理的步骤包括:在对半导体晶圆持续实施与包含根据光线,电子束或是X线等之曝光处理,涂布,显像或是烘焙等之抗蚀处理等一连串之光石印工程有关之处理中,实施该一连串处理之最后处理的步骤以及接着光石印工程,对半导体晶圆实施在光石印工程中未包含之处理的步骤。109. 如申请专利范围第74项之制造方法,上述接着光石印工程,对半导体晶圆实施在光石印工程中未包含之处理的步骤系一实施乾蚀刻或是湿蚀刻等之蚀刻处理的步骤。110. 如申请专利范围第74项之制造方法,上述接着光石印工程,对半导体晶圆实施在光石印工程中未包含之处理的步骤系一根据打入离子等进行杂质导入处理的步骤。111. 如申请专利范围第57项之制造方法,上述实施持续处理的步骤乃包括一对半导体晶圆持续实施与包含根据除抗蚀层室等之抗蚀层除去处理,洗净处理之一连串的抗蚀层除去工程有关的处理的步骤。112. 如申请专利范围第57项之制造方法,上述实施持续处理的步骤包含有:在包含根据除抗蚀层室等之抗蚀层除去处理,洗净处理等之一连串的抗蚀层除去工程前,对半导体晶圆实施在抗蚀层除去工程中未包含之处理的步骤以及在对半导体晶圆持续实施与一连串之抗蚀层除去工程之处理中,实施该一连串处理之最初之处理的步骤。113. 如申请专利范围第78项之制造方法,在上述抗蚀层除去工程之前,对半导体晶圆实施在抗蚀层除去工程中未包含之处理的步骤系一实施乾蚀刻或是湿蚀刻等之蚀刻处理的步骤。114. 如申请专利范围第78项之制造方法,在上述抗蚀层除去工程之前,对半导体晶圆实施在抗蚀层除去工程中未包含之处理的步骤系一根据打入离子等进行杂质导入处理。(8) 如申请专利范围第57项之制造方法,对上述半导体晶圆实施持续处理之处理步骤系一对半导体晶圆持续与包含至少各一层单位之配线层形成工程与层间绝缘层形成工程有关的步骤,而该些工程包括CVD膜成形,喷溅膜成形或涂布膜成形等之成膜处理,根据能量粒子线之曝光处理,涂布,显像,包括烘焙,除去之抗蚀处理,乾蚀刻或是湿蚀刻等之蚀刻处理,根据除抗蚀层室等进行之抗蚀层除去处理等。(9) 如申请专利范围第57项之制造方法,上述L为1。(:) 如申请专利范围第57项之制造方法,上述M为1。(;) 如申请专利范围第57项之制造方法,上述N为1。(<) 如申请专利范围第57项之制造方法,T为-0<T≦10之范围的値。(=) 如申请专利范围第57项之制造方法,T为-0<T≦7之范围的値。(>) 如申请专利范围第57项之制造方法,T为-0<T≦5之范围的値。() 如申请专利范围第57项之制造方法,T为-0<T≦3之范围的値。(@) 一种制造系统,其主要系一具有至少2个处理装置与将半导体晶圆搬送到所希望之处理装置之处理装置间搬送装置之半导体装置的制造系统,其特征在于该制造系统具有:用于管理收容在系统内之半导体晶圆之工程进度管理资料与处理搬送预定资料的机构。(A) 如申请专利范围第89项之制造系统,更具有制作上述处理搬送预定资料的机构。。(B) 如申请专利范围第89项之制造系统,更具有比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料的机构。(C) 如申请专利范围第91项之制造系统,更具有根据比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料所得的结果,至少决定处理装置或是处理装置间搬送装置之动作条件的至少一部分的机构。(D) 如申请专利范围第92项之制造系统,更具有根据比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料所得的结果来更新上述处理搬送预定资料的机构。(E) 如申请专利范围第89项之制造系统,上述半导体晶圆之工程进度管理资料或是处理搬送预定资料系一每个半导体晶圆的资料。(F) 如申请专利范围第89项之制造系统,更具有管理上述半导体晶圆之处理搬送结果资料的机构。(G) 如申请专利范围第95项之制造系统,更具有根据上述半导体晶圆之处理搬送结果资料来决定处理装置或是处理装置间搬送装置之动作条件之至少一部分的机构。(H) 如申请专利范围第96项之制造系统,上述半导体晶圆之处理搬送结果资料系一每个半导体晶圆的资料。(I) 如申请专利范围第89项之制造系统,更具有可储存上述半导体晶圆之至少一部分之工程进度管理资料之多个资料库。(J) 如申请专利范围第89项之制造系统,更具有可储存上述半导体晶圆之至少一部分之处理搬送预定资料的多个资料库。(K) 如申请专利范围第89项之制造系统,更具有可储存上述半导体晶圆之至少一部分之处理搬送预定资料的多个资料库。( 如申请专利范围第98项之制造系统,备有控制处理或搬送动作之功能与管理上述资料库之至少一者之功能的计算机系被分散配置在处理装置,处理装置间搬送装置或是该些组。( 如申请专利范围第101项之制造系统,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机系用于管理与收容在上述处理装置,处理装置间搬送装置或是该些组之半导体晶圆有关之上述资料库的至少一者。( 如申请专利范围第98项之制造系统,备有控制处理或搬送动作之功能与将用于更新上述资料库之至少一者的资料送到具有用于管理上述资料库之至少一者之功能的计算机等功能的计算机系被分散配置在处理装置,处理装置间搬送装置或是该些组。( 如申请专利范围第103项之制造系统,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机乃将用于更新资料库之资料送到一备有与收容在上述处理装置,处理装置间搬送装置或是该些组之半导体晶圆有关之上述工程进度管理资料,处理搬送预定资料或是处理搬送结果资料所构成之资料库之至少一者进行管理之功能的计算机。( 如申请专利范围第103项之制造系统,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机具有可自有别于上述处理装置,处理装置间搬送装置或是该些组之其他处理装置,处理装置间搬送装置或是该些组所具备之计算机接受到与收容在上述处理装置,处理装置间搬送装置或是该些组之半导体晶圆有关之上述工程进度管理资料,处理搬送预定资料或是处理搬送结果资料的功能。( 如申请专利范围第104项之制造系统,具有藉送出或接受上述计算机间之工程进度管理资料,处理搬送预定资料或是处理搬送结果资料,随着制造系统内之半导体晶圆在处理装置,处理装置间搬送装置或是该些组之间移动,将与上述半导体晶圆有关之上述工程进度管理资料,处理搬送预定资料或是处理搬送结果资料在上述计算机之间移动的功能。( 如申请专利范围第101项之制造系统,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机之至少2个乃被连接到制造系统所具有之相同的资料图场(data field)。( 如申请专利范围第107项之制造系统,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机乃备有将附有内容识别元的资料送到资料图场的功能,此外有别于上述处理装置,处理装置间搬送装置或是该些组之其他的处理装置,处理装置间搬送装置或是该些组所备有计算机之至火一者则备有可自上述资料图场接受到藉内容识别元加以识别而选择之资料的功能。( 如申请专利范围第107项之制造系统,上述资料图场系一区域领域网路(local area network)的干线或是半导体记忆体,磁碟等之记忆装置。( 如申请专利范围第89项之制造系统,具有一备有可对所有之上述半导体晶圆之工程进度管理资料与处理搬送预定资料总括管理之功能的计算机。( 如申请专利范围第110项之制造系统,具有一备有可对所有之上述半导体晶圆之处理搬送结果资料总括管理之功能的计算机。( 如申请专利范围第107项之制造系统,备有可对所有之上述半导体晶圆之上述资料总括管理之功能的上述计算机系被连接到制造系统所具有之相同的资料图场。( 如申请专利范围第110项之制造系统,备有可对所有之上述半导体晶圆之上述资料总括管理之功能的上述计算机具有可根据比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料的结果或是处理搬送结果资料,而总括决定收容在制造系统内之所有的半导体晶圆之处理或是搬送之动作条件或是时间表的至少一部分的功能。( 如申请专利范围第110项之制造系统,具有可根据由备有可对所有之上述半导体晶圆之上述资料进行总括管理之功能之上述计算机所总括处理之处理搬送预定资料,对多个半导体晶圆实施持续处理之处理搬送管理系统。( 如申请专利范围第113项之制造系统,具有可根据由备有可对所有之上述半导体晶圆之上述资料进行总括管理之上述计算机所总括决定之处理或是搬送之时间表,对多个半导体晶圆实施持续处理之处理搬送管理系统。( 如申请专利范围第107项之制造系统,制造系统具有可根据由被分散配置在处理装置,处理装置间装置或是该些组之上述计算机所决定之处理或搬送之时间表,对多个半导体晶圆实施持续处理之处理搬送管理系统。( 如申请专利范围第115项之制造系统,制造系统具有一可决定处理或搬送之时间表的多个机构,而具有能够显示是否藉上述多个机构之其中一者决定处理或搬送之时间表的装置。( 如申请专利范围第89项之制造系统,制造系统具有可对半导体晶圆本身所具有之工程进度管理资料,处理搬送预定资料或是处理搬送结果资料进行读取或写入之功能。( 如申请专利范围第118项之制造系统,具有可将上述半导体晶圆本身所具有的上述资料,在处理,搬送或是保管中进行更新的功能。(c) 如申请专利范围第118项之制造系统,上述半导体晶圆本身具有可以反映半导体晶圆之各部分之处理结果的处理结果资料。(d) 如申请专利范围第89项之制造系统,上述处理装置间搬送装置系一处理装置间片状物搬送装置。(e) 如申请专利范围第89项之制造系统,上述处理装置系一片状物处理装置。(f) 一种制造方法,其包括:至少藉2个处理装置对半导体晶圆实施处理的步骤以及藉处理装置间搬送装置搬送半导体晶圆的步骤,其特征在于:具有将收容在制造系统内之半导体晶圆之工程进度管理资料与处理搬送预定资料,藉制造系统所具有之计算机加以管理之步骤。(g) 如申请专利范围第123项之制造方法,更具有藉制造系统所具有之上述计算机制作上述处理搬送预定资料的步骤。( 如申请专利范围第123项之制造方法,更具有可藉制造系统所具有之上述计算机来比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料的步骤。( 如申请专利范围第125项之制造方法,更具有可藉制造系统所具有之上述计算机,根据比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料的结果,而决定处理装置或是处理装置间搬送装置之动作条件之至少一部分的步骤。( 如申请专利范围第126项之制造方法,更具有可藉制造系统所具有之上述计算机,根据比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料的结果而更新上述处理搬送预定资料的步骤。( 如申请专利范围第123项之制造方法,上述半导体晶圆之工程进度管理资料或是处理搬送预定资料系一每个半导体晶圆的资料。( 如申请专利范围第123项之制造方法,更具有可藉制造系统所具有之上述计算机,而管理收容在系统内之半导体晶圆之处理搬送结果资料的步骤。( 如申请专利范围第129项之制造方法,更具有可藉制造系统所具有之计算机,根据上述半导体晶圆之处理搬送结果资料来决定处理装置或是处理装置间搬送装置之动作条件之至少一部分的步骤。( 如申请专利范围第130项之制造方法,上述半导体晶圆之处理搬送结果资料系一每个半导体晶圆的资料。( 如申请专利范围第123项之制造方法,更具有将收容在系统内之半导体晶圆之至少一部分之工程进度管理资料收集在多个上述资料库内之步骤。( 如申请专利范围第123项之制造方法,更具有将收容在系统内之半导体晶圆之至少一部分之处理搬送预定资料收集在多个上述资料库内之步骤。( 如申请专利范围第123项之制造方法,更具有将收容在系统内之半导体晶圆之至少一部分之处理搬送结果资料收集在多个上述资料库内之步骤。( 如申请专利范围第132项之制造方法,更具有可藉被分散配置在上述处理装置,处理装置间搬送装置或是该些组之计算机来控制处理或搬送动作之步骤与管理上述资料库之至少一者的步骤。( 如申请专利范围第135项之制造方法,被分散配置在上述处理装置,处理装置间搬送装置或是该些组之上述计算机,更具有用于管理与收容在上述处理装置,处理装置间搬送装置或是该些组之半导体晶圆有关之上述资料库之至少一者的步骤。( 如申请专利范围第132项之制造方法,被分散配置在上述处理装置,处理装置间搬送装置或是该些组之上述计算机更包括有:控制处理或搬送动作的步骤与将用于更新上述资料库之至少一者的资料送到备有用于管理上述资料库之至少一者之功能之计算机的步骤。( 如申请专利范围第137项之制造方法,被分散配置在上述处理装置,处理装置间搬送装置或是该些组之上述计算机更具有将用于更新资料库之资料送到一备有可对收集有与收容在上述处理装置,处理装置间搬送装置或是该些组之半导体相关之上述工程进度管理资料,处理搬送预定资料或是处理搬送结果资料之资料库之其中一者加以管理之功能之计算机的步骤。( 如申请专利范围第137项之制造方法,被分散配置在上述处理装置,处理装置间搬送装置或是该些组之上述计算机更具有:可自有别于上述处理装置,处理装置间搬送装置或是该些组之其他的处理装置,处理装置间搬送装置或该些组所备有之计算机接受与收容在上述处理装置,处理装置间搬送装置或是该些组之半导体晶圆有关之上述工程进度管理资料,处理搬送预定资料或是处理搬送结果资料。( 如申请专利范围第138项之制造方法,更具有随着上述制造系统内之半导体晶圆在处理装置,处理装置间搬送装置或是该些组之间移动,藉送出或接受上述计算机间之工程进度管理资料,处理搬送预定资料或是处理搬送结果资料,可以使与上述半导体晶圆相关之上述工程进度管理资料,处理搬送预定资料或是处理搬送结果资料在上述计算机之间移动的步骤。( 如申请专利范围第135项之制造方法,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机之至少2个具有可经由制造系统所具有之相同之资料图场进行资料之送出或接受之步骤。( 如申请专利范围第141项之制造方法,被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机乃备有将附有内容识别元的资料送到资料图场的功能,此外有别于上述处理装置,处理装置间搬送装置或是该些组之其他的处理装置,处理装置间搬送装置或是该些组所备有计算机之至少一者则备有可自上述资料图场接受到藉内容识别元加以识别而选择之资料的功能。( 如申请专利范围第141项之制造方法,上述资料图场系一区域领域网路(local area network)的干线或是半导体记忆体,磁碟等之记忆装置。( 如申请专利范围第123项之制造方法,更具有可以藉制造系统所具有之计算机总括管理所有之上述半导体晶圆之工程进度管理资料与处理搬送预定资料的步骤。( 如申请专利范围第123项之制造方法,更具有可以藉制造系统所具有之计算机总括管理所有之上述半导体晶圆之处理搬送结果资料的步骤。( 如申请专利范围第141项之制造方法,更具有一备有可对所有之上述半导体晶圆之上述资料总括管理之功能的计算机可以经由制造系统所具有之相同的资料图场进行资料之送出或接受的步骤。( 如申请专利范围第144项之制造方法,更具有一备有可对所有之上述半导体晶圆之上述资料总括管理之功能的计算机,可以根据比较上述半导体晶圆之工程进度管理资料与处理搬送预定资料的结果或是处理搬送结果资料,而总括决定收容在制造系统内之所有之半导体晶圆之处理或是搬送之动作条件或是时间表之至少一部分的步骤。( 如申请专利范围第144项之制造方法,更具有一根据由备有可对所有之上述半导体晶圆之上述资料进行总括管理之功能之计算机所总括管理之处理搬送预定资料,对多个半导体晶圆实施持续处理的步骤。( 如申请专利范围第147项之制造方法,更具有一根据由备有可对所有之上述半导体晶圆之上述资料进行总括管理功能之计算机所总括决定之处理或是搬送的时间表,对多个半导体晶圆实施持续处理的步骤。( 如申请专利范围第141项之制造方法,制造系统具有一根据由被分散配置在处理装置,处理装置间搬送装置或是该些组之上述计算机所决定之处理或是搬送的时间表,对多个半导体晶圆实施持续处理的步骤。51. 如申请专利范围第149项之制造方法,制造系统具有可以决定处理或是搬送之时间表的多个机构,而显示是否藉上述多个机构之其中任一者决定处理或是搬送之时间表的步骤。52. 如申请专利范围第123项之制造方法,制造系统具有一可以对半导体晶圆所具有之工程进度管理资料,处理搬送预定资料或是处理搬送结果资料进行读取或是写入的步骤。53. 如申请专利范围第152项之制造方法,更具有一在处理,搬送或是保管中更新上述半导体晶圆本身所具有之上述资料的步骤。54. 如申请专利范围第152项之制造方法,上述半导体晶圆本身具有可以反映半导体晶圆之各部分之处理结果的处理结果资料。55. 如申请专利范围第123项之制造方法,上述处理装置间搬送装置系一处理装置间片状物搬送装置,具有可以藉上述处理装置间片状物搬送装置一个个地搬送半导体晶圆的步骤。56. 如申请专利范围第123项之制造方法,上述处理装置系一片状物处理装置,具有可以藉上述片状物处理装置一个个处理半导体晶圆的步骤。57. 一种制造系统,其主要系一备有至少2个处理装置与用于将半导体晶圆搬送到所希望之处理装置之处理装置间搬送装置之半导体装置的制造系统,其特征在于:上述处理装置间搬送装置系由部分搬送装置单元所构成,而具有可以调整上述部分搬送装置单元间相互之位置关系之至少一者的机构。58. 如申请专利范围第157项之制造系统,上述处理装置间搬送装置具有不必让搬送之功能停止,而调整部分搬送装置单元间相互之位置关系之至少一者的机构。59. 如申请专利范围第157项之制造系统,用于调整上述部分搬送装置单元间彼此或是部分搬送装置单元与处理装置间之彼此之位置关系之至少一者的驱动力系空气或氮气等之气体的压力,水压,静电力或是磁力。60. 如申请专利范围第157项之制造系统,具有用于监视上述部分搬送装置单元间彼此或是部分搬送装置单元与处理装置之间之彼此之位置关系之至少一者的机构。61. 如申请专利范围第160项之制造系统,用于监视上述部分搬送装置单元间彼此或是部分搬送装置与处理装置之间之相互关系之至少一者的机构系使用雷射光。62. 如申请专利范围第157项之制造系统,上述部分搬送装置单元间彼此或是部分搬送装置与处理装置之间之相互之位置关系的至少一者系被定期地调整。63. 如申请专利范围第157项之制造系统,上述处理装置间搬送装置系一处理装置间片状物搬送装置。图示简单说明:图1系表本发明之半导体装置之制造系统之一例的平面图。图2系表构成本发明之制造系统之金属膜形成装置之一例的平面图。图3系表图2所示之金属膜形成装置之半导体晶圆之处理顺序的说明图。图4系表本发明之制造系统中之多个半导体晶圆之处理顺序之一例的说明图。图5系表构成本发明之制造系统之绝缘膜形成装置之一例的平面图。图6系表图5所示之绝缘膜形成装置之半导体晶圆之处理顺序的说明图。图7系表构成本发明之制造系统之光石印(photolithogrophy)处理装置之一例的平面图。图8系表图7所示之光石印处理装置之半导体晶圆之处理顺序的说明图。图9系表构成本发明之制造系统而用于蚀刻金属薄膜之乾蚀刻装置之一例的平面图。图10系表图9所示之乾蚀刻装置之半导体晶圆之处理顺序的说明图。图11系表构成本发明之制造系统而用于蚀刻绝缘膜之乾蚀刻装置之一例的平面图。图12系表图11所示之乾蚀刻装置之半导体晶圆之处理顺序的说明图。图13系表本发明之半导体装置之制造系统之其他例的平面图。图14系表利用光石印处理装置而依序处理多个半导体晶圆之顺序的说明图。图15系表利用用于蚀刻金属薄膜之乾蚀刻装置而依序处理多个半导体晶圆之顺序的说明图。图16系表利用用于蚀刻绝缘膜之乾蚀刻装置而依序处理多个半导体晶圆之顺序的说明图。图17系表构成本发明之制造系统之绝缘膜形成装置之一例的说明图。图18系表利用金属膜形成装置依序处理多个半导体晶圆之顺序的说明图。图19系表利用洗处理装置依序处理多个半导体晶圆之顺序的说明图。图20系表就使用本发明之制造系统与使用习知之制造系统之情形下之配线工程之一连串的处理时间与生产量之关系图。图21系表本发明之半导体装置之制造系统之构成之其他例的平面图。图22系表就使用本发明之制造系统与使用习知之制造系统之情况下之配线工程之一连串的处理时间与生产量之关系图。图23系表本发明之半导体装置之制造系统之其他例的平面图。图24系表本发明之半导体装置之制造系统之其他例的鸟瞰图。图25系表持续处理化之比例与处理时间的关系图。图26系表就使用本发明之制造系统与使用习知之制造系统之情况下,对2个被处理物实施持续之2个处理时之处理的流程图。图27系表本发明之半导体装置之制造系统之其他例的平面图。图28系表构成本发明之制造系统之金属薄膜形成装置之一例的平面图。图29系表图28所示之金属薄膜形成装置之半导体晶圆之处理顺序的说明图。图30系表本发明之制造系统之多个半导体晶圆之处理顺序之一例的说明图。图31系表本发明之制造系统之多个半导体晶圆之处理顺序之一例的说明图。图32系表构成本发明之制造系统之绝缘膜形成装置之一例的说明图。图33系表图32所示之绝缘膜形成装置之半导体晶圆之处理顺序的说明图。图34系表构成本发明之制造系统之光石印处理装置之一例的平面图。图35系表图34所示之光石印处理装置之半导体晶圆之处理顺序的说明图。图36系表构成本发明之制造系统而用于蚀刻金属薄膜之乾蚀刻装置之一例的平面图。图37系表图36所示之乾蚀刻装置之半导体晶圆之处理顺序的说明图。图38系表构成本发明之制造系统而用于蚀刻绝缘膜之乾蚀刻装置之一例的说明图。图39系表图38所示之乾蚀刻装置之半导体晶圆之处理顺序的说明图。图40系表本发明之半导体装置之制造系统之其他例的平面图。图41系表就使用本发明之制造系统与使用习知之制造系统之情况下之配线工程之一连串之处理时间与生产量的关系图。图42系表本发明之制造系统之构成图。图43系表被储存在记忆装置之资料库之一例的说明图。图44系表被储存在记忆装置之资料库之其他例的说明图。图45以及图46系表本发明之制造系统与资料库之对应关系的说明图。图47系表就使用本发明之制造系统与使用习知之制造系统之情况下之配线工程之一连串之处理时间与生产量之关系图。图48系表本发明之制造系统与资料库之对应关系的说明图。图49系表在记忆装置内之晶圆资料之转移情形的说明图。 |
