可与被安装的多个存储电路的容量对应地进行冗余置换的自解析的半导体集成电路装置

摘要

本发明的课题是,对于多个DRAM芯(100.1～100.n)共同地设置内建自测试电路(300)和内建冗余解析电路(400)。内建冗余解析电路(400)根据来自内建自测试电路(300)的地址信号和有缺陷存储单元的检测结果,决定应该用各多个预备存储单元行和预备存储单元列置换的有缺陷地址。内建冗余解析电路(400)根据成为测试对象的DRAM芯的容量,限制存储有缺陷地址的地址存储电路的有效使用区域。

主权项

1.一种半导体集成电路装置，其特征在于：具备多个存储电路(100.1～100.n)，各上述存储电路包括：包含多个正规存储单元的正规存储单元阵列(RMA)；包含多个预备存储单元行(SR)和预备存储单元列(SC)的预备存储单元阵列；以及冗余置换测试电路，在上述多个存储电路中共同地被设置，用来决定应置换补救的有缺陷地址，上述冗余置换测试电路包含：自测试电路(300)，用来生成依次选择上述存储单元用的上述地址信号，根据从上述存储单元读出的数据与期待值数据的比较结果，进行有缺陷存储单元的检测；以及冗余解析电路(400)，用来根据来自上述自测试电路的上述地址信号和上述有缺陷存储单元的检测结果，决定用各上述多个预备存储单元行和预备存储单元列应置换的有缺陷地址，上述冗余解析电路(400)具有：地址存储电路(4000)，用来存储与上述有缺陷存储单元对应的有缺陷地址；驱动电路(4020，4030)，用来根据上述多个存储电路中成为测试对象的存储电路的容量，限制上述地址存储电路的有效的使用区域，进行对上述地址存储电路的数据存储；以及判定电路(4100.1～4100.b)，根据在上述地址存储电路中保持的上述有缺陷地址，判定是否用某个上述多个预备存储单元行和预备存储单元列来置换，上述地址存储电路有选择地存储依次检测出的有缺陷地址中的与已经存储了的有缺陷行地址和有缺陷列地址的任一个都不同的有缺陷地址。