| 摘要 |
본 개시는 또한 핀형 전계 효과 트랜지스터(FinFET) 디바이스의 실시예를 제공한다. 디바이스는 기판 위에 복수의 제1 핀 구조물을 포함한다. 제1 핀 구조물은 제1 반도체 재료 층, 및 제1 반도체 재료 층 위에 배치되고, 반도체 산화물 피쳐에 의해 적어도 부분적으로 둘러싸인 제2 반도체 재료 층을 포함한다. 디바이스는 또한 제2 반도체 재료 층 위에 배치된 제3 반도체 재료 층 및 기판 위에 배치되고 제1 핀 구조물들 중 하나에 인접한 제2 핀 구조물을 포함한다. 제2 핀 구조물은 유전체 층 위에 배치된 제3 반도체 재료 층 및 제1 반도체 재료 층을 포함한다. |
