半导体装置之制造方法

摘要

一种有关半导体装置的方法，可控制杂质浓度及由于与深井形成相容的LOCOS，而有效移除残余与力而精细地上图样。形成一选择性氧化物层，以在半导体基体的主平面上分开元件区，该半导体基体如一P-型的矽基体1。在包含选择性氧化物层的表面上形成一罩(如一光阻47)且导体型式与半导体基体之导体型式相反的杂质(如磷)经由一开口导入罩中。然后经由高温处理将选择性氧化物薄膜退火，同时经由导入该杂质而形成一深井(如一n型深井50)。

主权项

5.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该第一次蚀刻为一电浆蚀刻。6.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该淡掺杂区是藉由离子布植法所形成。7.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该浓掺杂区是藉由离子布植法所形成。8.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该第二型杂质为一N型杂质。9.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该介电层为一电浆加强式原矽酸乙酯(PETEOS)。10.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该第二次蚀刻为一电浆蚀刻。11.如申请专利范围第1项之一种多接触窗的半导体制程方法和结构,其中该矽层为一复晶矽层。12.一种多接触窗的半导体制程结构,其包括:一基底,其上已形成有彼此相邻的一浅沟槽绝缘层以及一第一型井区,且在该浅沟槽绝缘层之邻接该第一型井区的一侧边上具有一沟槽;一闸极介电层,其位于该沟槽的周围;一矽闸极,其位于该闸极介电层上;一第一闸极,其位于该浅沟槽绝缘层的一侧;一第二闸极,其位于该该浅沟槽绝缘层的另一侧;二掺杂区,其分别位于该第一闸极的两侧,而其所掺植的杂质为第二型杂质;间隔物,其位于该第一闸极的两侧;一介电层,其位于该基底上,且在该掺杂区和第二闸极间具有一多接触窗;以及一矽层,其位于该多接触窗上。13.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该第一型井区为一P型井区。14.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该闸极介电层为一氧化层。15.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该矽闸极层为一复晶矽闸极层。16.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该掺杂区是藉由离子布植法所形成。17.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该第二型杂质为一N型杂质。18.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该介电层为一电浆加强式原矽酸乙酯(PETEOS)。19.如申请专利范围第12项之一种多接触窗的半导体制程方法和结构,其中该矽层为一复晶矽层。图式简单说明:第1图是一静态随机存取记忆体装置之部分结构剖面图;第2A图-第2C图是依据昔知技术之一种多接触窗的半导体制程;以及第3A图到第3J图是依据本发明一较佳实施例之一种多接触窗的半导体制程剖面图。