| 摘要 |
<p>본 발명은 반도체 파워 라인 분석용 패드의 형성 방법에 관한 것으로, 반도체 기판상에 폭이 다른 다수의 메탈 배선을 형성하는 공정, 상기 메탈 배선을 포함한 반도체 기판의 전면에 산화막을 형성하는 공정, 상기 산화막상에 감광막을 도포하고 노광 및 현상공정으로 패터닝하여 콘택 영역을 정의하는 공정, 상기 패터닝된 감광막을 마스크로 이용하여 상기 각 메탈 배선의 일정 표면이 노출되도록 상기 산화막을 선택적으로 제거하여 콘택홀을 형성하는 공정, 상기 감광막을 제거하고 상기 콘택홀을 포함한 반도체 기판의 전면에 메탈층을 형성하는 공정, 상기 메탈층을 선택적으로 패터닝하여 상기 콘택홀 및 그에 인접한 산화막상에 각 메탈 배선과 콘택되는 패드를 형성하는 공정을 포함하여 이루어진다.</p> |
