| 主权项 |
1.一种半导体晶片封装构造,至少包括: 一导线架,其具有一晶片承座以及复数个配置于该 晶片承座旁边的第一与第二引脚; 一第一半导体晶片,固设于该晶片承座之下表面, 该第一半导体晶片系电性连接于该些第一与第二 引脚; 一第一封胶体,其包覆该第一半导体晶片、该晶片 承座以及每一个该些第一与第二引脚之至少一部 份,该第一封胶体具有一凹处暴露出每一个该些第 二引脚的内脚部的上表面; 一第二半导体晶片,设于该第一封胶体之该凹处并 且位于该晶片承座上表面之正上方,该第二半导体 晶片系电性连接于该些第二引脚之内脚部,其中该 第二半导体晶片系藉由一胶层固设于该第一封胶 体之该凹处的底面,并且该第一封胶体具有一突出 于该凹处底面的突出部,该突出部系设于该第二半 导体晶片与该些第二引脚内脚部的暴露上表面之 间;及 一盖件,设于该第一封胶体之该凹处上, 其中该第一封胶体至少有一部份系形成在该第二 半导体晶片与该晶片承座之间。 2.如申请专利范围第1项所述之半导体晶片封装构 造,其另包含: 一第二封胶体设于该第一封胶体之该凹处,用以包 覆该第二半导体晶片;以及 一阻塞结构设于该第一封胶体竖立于该凹处周围 的墙上,用以避免该第二封胶体之材料溢出该凹处 之外。 3.如申请专利范围第1项所述之半导体晶片封装构 造,其中该第二半导体晶片系为一感测晶片,并且 该盖件具有一孔洞,用以让感测晶片与该晶片封装 构造之外的环境交流。 4.如申请专利范围第3项所述之半导体晶片封装构 造,其另包含一第二封胶体设于该第一封胶体之该 凹处,用以包覆该第二半导体晶片,并且第二封胶 体之材料具有足够的弹性而使得该第二半导体晶 片可以感应周遭压力的变化。 5.如申请专利范围第1项所述之半导体晶片封装构 造,其中该些第二引脚内脚部的上表面以及相对之 下表面系分别电性连接至该第二半导体晶片与该 第一半导体晶片。 6.如申请专利范围第1项所述之半导体晶片封装构 造,其另包含复数个虚支撑肋条。 7.一种半导体封装制程,至少包括: 提供一导线架,该导线架其具有一晶片承座以及复 数个配置于该晶片承座旁边的第一与第二引脚; 将一第一半导体晶片接合于该导线架之晶片承座; 将该第一半导体晶片电性连接至该导线架之该些 第一与第二引脚; 将该第一半导体晶片、该晶片承座以及每一个该 些第一与第二引脚之至少一部份包覆于一第一封 胶体之内,该第一封胶体具有一凹处暴露出每一个 该些第二引脚的内脚部的上表面,其中该第一封胶 体至少有一部份系形成在该晶片承座之上表面; 将一第二半导体晶片设于该第一封胶体之该凹处 以及该晶片承座上表面之该第一封胶体之该部分 之上,其中该第二半导体晶片系藉由一胶层固设于 该第一封胶体之该凹处的表面,并且该第一封胶体 具有一突出于该凹处表面的突出部,该突出部系设 于该第二半导体晶片与该些第二引脚内脚部的暴 露上表面之间; 将该第二半导体晶片电性连接至该些第二引脚之 内脚部;及 将一盖件设于该第一封胶体之该凹处上。 8.如申请专利范围第7项所述之半导体封装制程,其 中该第一封胶体具有一阻塞结构设于该第一封胶 体的墙上,并且该制程另包含: 涂布一材料来包覆该第二半导体晶片,其中该阻塞 结构系可避免该材料溢出该凹处之外。 9.如申请专利范围第7项所述之半导体封装制程,其 中该第二半导体晶片系为一感测晶片,并且该盖件 具有一孔洞,用以让感测晶片与该晶片封装构造之 外的环境交流。 10.如申请专利范围第9项所述之半导体封装制程, 其另包含涂布一封胶材料来包覆该第二半导体晶 片,其中该封胶材料具有足够的弹性而使得该第二 半导体晶片可以感应周遭压力的变化。 11.如申请专利范围第7项所述之半导体封装制程, 其中该些第二引脚内脚部的上表面以及相对之下 表面系分别电性连接至该第二半导体晶片与该第 一半导体晶片。 12.如申请专利范围第7项所述之半导体封装制程, 其中该导线架另包含复数个虚支撑肋条,并且该制 程另包含一切割步骤,该切割步骤系可使该些第一 与第二引脚之间彼此电性绝缘而留下大致完整的 虚支撑肋条。 图式简单说明: 第1图系绘示根据本发明一实施例之半导体封装构 造之上视图; 第2图系绘示沿第1图2-2线之剖视图;以及 第3图系绘示沿第1图3-3线之剖视图。 |
