| 主权项 |
1.一种半导体装置,包括:一半导体基底;第1元件区域及第2元件区域,其互相分离而形成于该半导体基底上;一隔离区域,用以隔离该第1元件区域与第2元件区域;一具有第1闸极电极与第1闸极绝缘层的第1MOS构造,其设置于上述第1元件区域;一具有第2闸极电极与第2闸极绝缘层的第2MOS构造,其设置于上述第2元件区域;以及一导电层,设置于该隔离区域上方。2.如申请专利范围第1项所述之半导体装置,其中该第1闸极绝缘层的厚度与该第2闸极绝缘层的厚度不同。3.如申请专利范围第1项所述之半导体装置,其中该第1元件区域含有记忆装置区域,该第2元件区域含有逻辑装置区域。4.如申请专利范围第3项所述之半导体装置,其中该导电层设置于包围该记忆装置区域。5.如申请专利范围第4项所述之半导体装置,其中该导电层包括与该第1闸极电极相同成分的第1导电层,以及与该第2闸极电极相同成分的第2导电层,且该第2导电层被设置为第2导电层的一部分重叠于该第1导电层上方。6.如申请专利范围第1项所述之半导体装置,其中该隔离区域是以二氧化矽所形成。7.如申请专利范围第5项所述之半导体装置,其中该第1导电层上方含有与该第1导电层相同宽度的第1绝缘层,且该第2导电层上方含有与该第2导电层相同宽度的第2绝缘层。8.如申请专利范围第7项所述之半导体装置,其中该第2导电层以及该第1导电层的一部分之间存在有重叠的抗氧化层。9.如申请专利范围第8项所述之半导体装置,其中上述第2导电层的侧壁设侧壁绝缘物。10.一种半导体装置的制造方法,包括下列步骤:在半导体基底上形成隔离第1元件区域与第2元件区域之隔离区域的第1步骤;在该第1元件区域与第2元件区域上形成第1闸极绝缘层的第2步骤;在该半导体基底表面全面性形成导电层,且在该导电层上形成抗氧化层的第3步骤;利用选择性蚀刻该导电层与该抗氧化层,以定义图案,并且藉此在该第1元件区域形成当作第1MOS构造之第1闸极电极前身的第1先驱体层之同时,露出该第2元件区域表面的第4步骤,其中该第1先驱体层端部在该隔离区域上方形成障碍物,而该第1闸极电极具有第1导电层与抗氧化层;在上述露出表面的第2元件区域进行氧化,而形成第2闸极氧化层的第5步骤;在上述第2元件区域上方,已形成于该隔离绝缘层上方的第1先驱体层的端部,形成在端部具有障碍物并且用以当作第2MOS构造的第2闸极电极层前身的第2先驱体层之第6步骤;以及定义上述第1先驱体层与上述第2先驱体层图案的第7步骤,用以在该第1元件区域残留第1MOS构造的第1闸极电极,且在该第2元件区域残留第2MOS构造的第2闸极电极,在上述隔离区域上方使上述第1先驱体层的端部与上述第2先驱体层的端部重叠,而残留已形成的导电层。11.如申请专利范围第10项所述之半导体装置的制造方法,更包括将该抗氧化层形成于该导电层上方之前,在该导电层上形成第1绝缘层的步骤。12.如申请专利范围第10项所述之半导体装置的制造方法,该第2先驱体层是由第2导电层以及设置于该第2导电层上方的第2绝缘层所构成。13.如申请专利范围第10项所述之半导体装置的制造方法,在上述第6步骤之后、第7步骤之前,更包括在上述第2先驱体层端部的侧壁形成侧壁绝缘层的步骤。14.如申请专利范围第10项所述之半导体装置的制造方法,其中该第1元件区域包含记忆装置区域,且该第2元件区域包含逻辑装置区域,且该导电层被形成于包围该记忆装置区域。图式简单说明:第一图为第1实施例的eRAM剖面图;第二图为第一图所示的eRAM上视图;第三图为装载第1实施例eRAM的晶片之全体图;第四图为第1实施例半导体装置的第1步骤之半导体装置剖面图;第五图为第1实施例半导体装置的第2步骤之半导体装置剖面图;第六图为第1实施例半导体装置的第3步骤之半导体装置剖面图;第七图为第1实施例半导体装置的第4步骤之半导体装置剖面图;第八图为第1实施例半导体装置的第5步骤之半导体装置剖面图;第九图为第1实施例半导体装置的第6步骤之半导体装置剖面图;第十图为第1实施例半导体装置的第7步骤之半导体装置剖面图;第十一图为第1实施例半导体装置的第8步骤之半导体装置剖面图;第十二图为第1实施例半导体装置的第9步骤之半导体装置剖面图;第十三图为第1实施例半导体装置的第10步骤之半导体装置剖面图;第十四图为第1实施例半导体装置的第11步骤之半导体装置剖面图;第十五图为显示第八图半导体装置的上视图;第十六图为显示第九图半导体装置的上视图;第十七图为显示第十图半导体装置的上视图;第十八图为显示第十一图半导体装置的上视图;第十九图为显示第十二图半导体装置的上视图;第二十图为补助说明本发明效果的第1步骤之半导体装置剖面图;第二十一图为补助说明本发明效果的第2步骤之半导体装置剖面图;第二十二图为补助说明本发明效果的第3步骤之半导体装置剖面图;第二十三图为第2实施例半导体装置的第1步骤之半导体装置剖面图;第二十四图为第2实施例半导体装置的第2步骤之半导体装置剖面图;第二十五图为第2实施例半导体装置的第3步骤之半导体装置剖面图;第二十六图为是习知板上装载有记忆装置晶片及逻辑装置晶片的上视图;第二十七图为eRAM上视图;第二十八图为利用习知技术,eRAM装置的第1步骤之半导体装置剖面图;第二十九图为利用习知技术,eRAM装置的第2步骤之半导体装置剖面图;第三十图为利用习知技术,eRAM装置的第3步骤之半导体装置剖面图;第三十一图为利用习知技术,eRAM装置的第4步骤之半导体装置剖面图;第三十二图为利用习知技术,eRAM装置的第5步骤之半导体装置剖面图;第三十三图为利用习知技术,eRAM装置的第6步骤之半导体装置剖面图;第三十四图为利用习知技术,eRAM装置的第7步骤之半导体装置剖面图;第三十五图为利用习知技术,eRAM装置的第8步骤之半导体装置剖面图;第三十六图为利用习知技术,eRAM装置的第9步骤之半导体装置剖面图;第三十七图为利用习知技术,eRAM装置的第10步骤之半导体装置剖面图; |
