| 主权项 |
1.一种积体电路装置测试装置,系于控制处理器之控制之下,藉由图案产生器,产生图案资料与期待値资料,藉由波形整形电路将该图案资料变换成规定之图案波形,藉由驱动器,以基准电压将上述图案波形施加于配测试IC装置,将上述IC装置之应答信号,藉由类比比较电路,与基准逻辑位准比较进行逻辑判定,藉由逻辑比较电路,被判定之逻辑与上述图案产生器之期待値资料作比较,判定良、不良,将不良资料写入失败记忆体者;其特征为:包含:测试器主结构,系设有上述控制处理器者;及第1串行资料传送接收手段,系设于上述测试器主结构,将设定对于上述驱动器之上述基准电压与对于上述类比比较器之上述基准逻辑位准之资料,作为串行资料予以输出者;及电光变换手段,系设于上述测试器主结构,将上述串行资料变换成光信号者;及测试头,系设有将测试图案施加于上述被测试IC装置之上述驱动器,及判定其应答之逻辑之类以比较器者;及光电变换手段,系设于上述测试头,将上述光信号变换成电气信号之串行资料者;及第2串行资料传送接收手段,系设于上述测试头,接收上述串行资料,作为并行之基准电压资料与并行之基准逻辑位准资料,予以输出者;及DA变换手段,系设于上述测试头,被供给上述并行基准电压资料及并行基准逻辑位准资料,分别变换成类比之基准电压及基准逻辑位准,而设于上述驱动器与上述类比比较器者;及光纤手段,系连接上述电光变换手段及上述光电变换手段者。2.如申请专利范围第1项之积体电路装置测试装置,其中上述第2串行资料传送接收手段,系包含保持接收之串行资料,当作各种设定用并行资料而予以输出。3.如申请专利范围第2项之积体电路装置测试装置,其中,于测试头侧,设有直流测试单元,将供给该直流测试单元之控制信号,从上述测试器主结构侧,以光之串行信号予以传送,孔至直流测试单元,然后实行上述被测试装置之直流测试而构成者。4.如申请专利范围第3项之积体电路装置测试装置,其中上述第2串行资料传送接收手段,系将各端子所设定之资料及直流测试结果,储存于测试头侧之上述暂存器手段,同时,将其设定资料及直流测试结果,以上述第2串行资料传送接收手段,作为光之串行信号传送至测试器主结构。5.如申请专利范围第4项之积体电路装置测试装置,其中将给予上述被测试装置之图案信号,于每个端子,作为光之串行信号,从上述测试器主结构供给至上述测试头,经由上述测试头所设之上述驱动器,供给至上述被测试装置,同时,将上述被测试装置所读出之读出信号,以上述测试头所设之上述类比比较器,判断是否具有正规之H逻辑电压及L逻辑电压,将其判断结果,于每个端子,以上述电光变换手段,变换成光之串行信号,经由上述光纤手段,传送至测试器主结构。6.如申请专利范围第3项之积体电路装置测试装置,其中,于上述测试头,对应上述被测试装置之各端子,设置第3串行资料传送接收手段及上述波形整形电路及上述逻辑比较电路,从上述测试器主结构,将数位之图案资料,于各端子,以光之串行信号传送至上述测试头,于上述测试头,以上述第3串行资料传送接收手段接收,变换成并行图案资料,将该并行图案资料,以上述波形整形电路,变换成类比之图案信号,经由驱动器,将该图案信号,给予上述被测试装置之各端子,同时,将上述被测试装置之读出结果,以上述类比比较器,判断逻辑位准是否正常,将其判断结果,以上述逻辑比较电路,与从上述测试器主结构所传送来之数位之期待値图案资料作比较,将其逻辑比较结果,经由上述第3串行资料传送接收手段,作为光之串行信号,传送至上述测试器主结构而构成者。7.如申请专利范围第6项之积体电路装置测试装置,于上述测试头,设置上述时间产生器,对于上述时间产生器,将从上述测试器主结构以光之串行信号传送之数位资料之时间资料,以上述第3串行资料传送接收手段,变换成并形信号,而给予,依据从上述时间产生器所输出之时间信号,控制上述波形整形电路、上述逻辑比较电路、上述类比比较器之动作而构成。8.如申请专利范围第3项之积体电路装置测试装置,其中,于上述测试头设置,图案记忆体、失败记忆体、时间记忆体,对上述图案记忆体及上述时间记忆体,从上述测试器主结构,事先将图案资料及时间资料,以光信号,传送记忆,于测试开始之同时,从这些记忆体读出图案资料及时间资料,于上述波形整形电路及上述时间产生器,生成图案信号及时间信号,实行上述被测试装置之机能测试,同时,从上述逻辑比较电路得到机能测试之结果,将该机能测试结果,记忆于上述失败记忆体,以光信号将其记忆传送至上述测试器主结构而构成者。9.一种积体电路装置测试装置,系于控制处理器之控制之下,藉由图案产生器,产生图案资料与期待値资料,藉由波形整形电路将该图案资料变换成规定之图案波形,藉由驱动器,以基准电压将上述图案波形施加于配测试积体电路装置,将上述积体电路装置之应答信号,藉由类比比较电路,与基准逻辑位准比较进行逻辑判定,藉由逻辑比较电路,被判定之逻辑与上述图案产生器之期待値资料作比较,判定良、不良,将不良资料写入失败记忆体者;其特征为:包含:测试器主结构,系设有上述控制处理器、上述图案产生器、上述波形整形电路、上述逻辑比较电路、上述失败记忆体;及第1电光变换手段,系设于上述测试器主结构,将上述波形整形电路之输出测试图案波形,变换成光信号,予以输出者;及测试头,系设有上述驱动器、上述类比比较器;及第1光电变换手段,系设于上述测试头,将作为光信号所给予之测试图案波形,变换成电气信号之测试图案波形,给予上述驱动器;及第2电光变换手段,系设于上述测试头,将上述类比比较器之比较结果,变换成光信号者;及第2光电变换手段,系设于测试器主结构,将作为光信号所给予之比较结果,变换成电气信号,给予上述逻辑比较电路;及第1光纤手段,系连接上述第1电光变换手段之输出与上述第1光电变换手段之输入之间,将测试图案光信号传送者;及第2光纤手段,系连接上述第2电光变换手段之输出与上述第2光电变换手段之输入之间,将比较结果光信号传送。10.如申请专利范围第9项之积体电路装置测试装置,其中,包含:第1串行资料传送接收手段,系设于上述测试器主结构,将设定对于上述驱动器之上述基准电压与对于上述类比比较器之上述基准逻辑位准之资料,作为串行资料,予以输出者;及第3电光变换手段,系设于上述测试头,将上述光信号变换成电气信号之串行资料;及第2串行资料传送接收手段,系设于测试头,接收上述串行资料,作为并行之基准电压资料与并行之基准逻辑位准资料,而予以输出者;及DA变换手段,系设于测试头,被给予上述并行基准电压及并行基准逻辑位准资料,分别变换成类比之基准电压及基准逻辑位准,而设定于上述驱动器与上述类比比较器者;及第3光纤手段,系连接上述第3电光变换手段与上述第3光电变换手段之间者。11.如申请专利范围第10项之积体电路装置测试装置,其中上述第2串行资料传送接收手段,系包含保持接收之串行资料,作为各种设定用并行资料予以输出之暂存器手段。12.如申请专利范围第11项之积体电路装置测试装置,其中测试头侧设有直流测试单元,将该直流测试单元之控制信号,从上述测试器主结构侧以光之串行信号,予以传送,控制直流测试单元,实行上述被测试装置之直流测试而构成者。13.如申请专利范围第12项之积体电路装置测试装置,其中,上述第2串行资料传送接收手段,系将每个端子所设定之资料及直流测试结果储存于测试头侧之上述暂存器手段,同时,将其设定资料及直流测试结果,作为光之串行信号,以上述第2串行资料传送接收手段,传送至测试器主结构而构成者。14.如申请专利范围第3.4.12或13之积体电路装置测试装置,其中包含,设于上述测试头,将上述驱动器之输出与上述直流测试单元之输出,选择性地予以连结到上述被测试积体电路装置之继电器矩阵。图式简单说明:第一图系表示说明习知之技术之方块图。第二图系说明习知之技术之动作之波形图。第三图系说明习知之技术之立体图。第四图系说明本发明之一实施例之方块图。第五图系表示第四图之端子单元之构成例之方块图。第六图系说明第五图所示之实施例所用之端子单元之构造之一例之立体图。第七图系说明实装第六图所示之端子单元之构造之一例所用之立体图。第八图系表示说明第七图所示之光-电复合基板之一例之立体图。第九图系说明本发明之其他之实施例之方块图。第十图系表示第九图之实施例之端子单元之构成例之方块图。第十一图系说明本发明之其他之实施例之方块图。第十二图系表示第十一图之实施例之端子单元之构成例之方块图。 |
