| 主权项 |
1.一种同步讯号相位校正装置,该校正装置至少包含:相位调整装置用以调整一同步讯号之相位;锁相回路装置,用以相对于该相位调整装置之输出产生一时脉讯号;锁定装置,该锁定装置回应于一输入资料中之一测试码、以及该锁相回路装置之输出,以锁定该测试码、产生一锁定码;比较装置用以比较该锁定码与该测试码;及切换装置用以回应于该比较装置之输出,以变化该相位调整装置之一延迟时间。2.如申请专利范围第1项之校正装置,其中上述之同步讯号至少包含一视讯同步讯号。3.如申请专利范围第2项之校正装置,其中上述之视讯同步讯号系为一水平同步讯号。4.如申请专利范围第1项之校正装置,其中上述之相位调整装置至少包含一由电阻及电容组成之电路。5.如申请专利范围第4项之校正装置,其中上述之由电阻及电容组成之电路至少包含复数个电阻。6.如申请专利范围第5项之校正装置,其中上述之切换装置藉由切换该复数个电阻以调整该相位调整装置之该延迟时间。7.如申请专利范围第1项之校正装置,其中上述之测试码系于该同步讯号之上升缘时输入。8.如申请专利范围第1项之校正装置,其中上述之测试码系于该同步讯号之下降缘时输入。9.如申请专利范围第1项之校正装置,更包含一开关装置用以控制该锁定装置之运作。10.一种校正同步讯号之相位的方法,该校正方法至少包含以下步骤:延迟该同步讯号之相位;由一延迟之同步讯号产生一时脉讯号;藉由该时脉讯号锁定一测试码以产生一锁定码;比较该锁定码及该测试码;及当该锁定码与该测试码不同时,调整该同步讯号之一相位延迟。11.如申请专利范围第10项之校正方法,更包含重复进行上述之延迟步骤、时脉讯号产生步骤、锁定码产生步骤、该锁定码及该测试码比较步骤、以及调整相位延迟步骤,直到该锁定码与该测试码完全相同。12.如申请专利范围第10项之校正方法,其中上述之同步讯号至少包含一视讯同步讯号。13.如申请专利范围第10项之校正方法,其中上述之视讯同步讯号系为一水平同步讯号。14.如申请专利范围第10项之校正方法,其中上述之同步讯号之相位系利用一由电阻及电容组成之电路加以延迟。15.如申请专利范围第14项之校正方法,其中上述之由电阻及电容组成之电路至少包含复数个电阻。16.如申请专利范围第10项之校正方法,其中上述之测试码系于该同步讯号之上升缘时输入。17.如申请专利范围第10项之校正方法,其中上述之测试码系于该同步讯号之下降缘时输入。图式简单说明:第一图显示一水平同步讯号及一资料讯号之时脉图。第二图显示传统系统中同步讯号之相位延迟装置的示意图。第三图显示本发明中之同步讯号相位校正装置之系统示意图。第四图显示本发明中之相位调整电路的示意图。第五图显示本发明中之同步讯号相位校正方法之运作流程图。第六图显示本发明中同步讯号相位校正方法之比较步骤及相位延迟步骤之流程示意图。 |
