| 主权项 |
1.一种形成快闪记忆体于一半导体基材上之方法,该方法至少包含以下步骤:对该基材进行深N型井植入制程;定义主动区域并形成隔离区域于该基材上;对该基材上之周边元件区进行井区、场区、防隧穿、及调整启始电压之离子植入制程;形成一闸极氧化层于该基材上;形成一本质矽层于该闸极氧化层上;去除该周边元件区以外之该本质矽层及该闸极氧化层;形成隧穿氧化层于该基材上;形成第一矽层于该隧穿氧化层之上;去除部分之该第一矽层以定义浮动闸极于该基材上记忆胞区及留下该第一矽层于该周边元件区上;形成闸极间介电层于该基材之上;形成控制闸极层于该闸极间介电层上;形成一保护层于该控制闸极层之上;去除部分之该保护层以定义闸极区域;以该保护层为罩幕,去除部分之该控制闸极层、该闸极间介电层、及该浮动闸极以定义叠合闸极结构,并去除该周边元件区上之该控制闸极层、该闸极间介电层、及该第一矽层;进行该记忆胞区之双重扩散源汲极区之第一次离子植入;去除该周边元件区上部分之该隧穿氧化层及部分之该本质矽层,以定义闸极结构于该周边元件区上;进行该周边元件区之轻掺杂源汲极区之离子植入;进行该记忆胞区中形成该双重扩散源汲极区之第二次离子植入;形成侧壁结构于该叠合闸极结构及该闸极结构之侧壁上;进行该周边元件区之源极区域及汲极区域离子植入;形成矽化金属层于该记忆胞区之该双重扩散源汲极区、该周边元件区之该源极区域及该汲极区域、以及该周边元件区之该闸极结构之该本质矽层之上;形成层间介电层于该基材上;去除部分之该层间介电层,以定义接触洞于该层间介电层内,该记忆胞区之该接触洞系形成于该侧壁结构之间;形成一金属层于该接触洞内及该层间介电层上;及定义该金属层以形成连线。2.如申请专利范围第1项之方法,其中上述之隔离区域至少包含沟渠隔离区及场氧化区其中之一。3.如申请专利范围第1项之方法,其中上述之本质矽层至少包含一未掺杂之多晶矽层。4.如申请专利范围第1项之方法,其中上述之闸极间介电层至少包含一氧化层及一氧化层/氮化层/氧化层其中之一。5.如申请专利范围第1项之方法,其中上述之控制闸极层至少包含一多晶矽层及一矽化钨层于该多晶矽层之上。6.如申请专利范围第1项之方法,其中上述之保护层至少包含一氧化层/氮化层/氧化层。7.如申请专利范围第1项之方法,其中上述之侧壁结构至少包含氮化矽间隙壁。8.如申请专利范围第1项之方法,其中上述之层间介电层至少包含一氧化层。9.如申请专利范围第1项之方法,其中上述之记忆胞区内之该接触洞,系利用一自我对准之接触洞蚀刻制程形成。10.如申请专利范围第1项之方法,其中上述之快闪记忆体形成之方法系同时于该周边元件区上形成电路元件及于该记忆区上形成该快闪记忆体之记忆胞。11.如申请专利范围第1项之方法,其中上述之记忆胞区之该双重扩散源汲极区之该第一次离子植入,系为一中度掺杂离子植入,其离子浓度约为1E13 atoms/cm2至5E15 atoms/cm2之间。12.如申请专利范围第1项之方法,其中上述之周边元件区之该轻掺杂源汲极区,其植入之离子浓度约为1E12 atoms/cm2至1E15atoms/cm2之间。13.如申请专利范围第1项之方法,其中上述之记忆胞区之该双重扩散源汲极区之该第二次离子植入,其植入离子浓度约为1E15 atoms/cm2至1E13 atoms/cm2之间。14.如申请专利范围第1项之方法,其中上述之周边元件区之该源极区域及该汲极区域之离子植入浓度约为1E14 atoms/cm2至1E16 atoms/cm2之间。15.一种形成快闪记忆体于一半导体基材上之方法,该方法至少包含以下步骤:对该基材进行深N型井植入制程;定义主动区域并形成隔离区域于该基材上;对该基材上之周边元件区进行井区、场区、防隧穿、及调整启始电压之离子植入制程;形成一闸极氧化层于该基材上;形成一本质矽层于该闸极氧化层上;去除该周边元件区以外之该本质矽层及该闸极氧化层;形成隧穿氧化层于该基材上;形成第一矽层于该隧穿氧化层之上;去除部分之该第一矽层以定义浮动闸极于该基材上记忆胞区及留下该第一矽层于该周边元件区上;形成闸极间介电层于该基材之上;形成控制闸极层于该闸极间介电层上;形成一保护层于该控制闸极层之上;去除部分之该保护层以定义闸极区域;以该保护层为罩幕,去除部分之该控制闸极层、该闸极间介电层、及该浮动闸极以定义叠合闸极结构,并去除该周边元件区上之该控制闸极层、该闸极间介电层、及该第一矽层;进行该记忆胞区之双重扩散源汲极区之第一次离子植入;去除该周边元件区上部分之该隧穿氧化层及部分之该本质矽层,以定义闸极结构于该周边元件区上;进行该周边元件区之轻掺杂源汲极区之离子植入;进行该记忆胞区中形成该双重扩散源汲极区之第二次离子植入;形成侧壁结构于该叠合闸极结构及该闸极结构之侧壁上,该侧壁结构至少包含氮化矽间隙壁;进行该周边元件区之源极区域及汲极区域离子植入;形成矽化金属层于该记忆胞区之该双重扩散源汲极区、该周边元件区之该源极区域及该汲极区域、以及该周边元件区之该闸极结构之该本质矽层之上;形成层间介电层于该基材上;去除部分之该层间介电层,以定义接触洞于该层间介电层内,该记忆胞区之该接触洞系形成于该侧壁结构之间,该记忆胞区内之该接触洞,系利用一自我对准之接触洞蚀刻制程形成;形成一金属层于该接触洞内及该层间介电层上;及定义该金属层以形成连线;其中上述之快闪记忆体形成之方法系同时于该周边元件区上形成电路元件及于该记忆区上形成该快闪记忆体之记忆胞。16.如申请专利范围第15项之方法,其中上述之隔离区域至少包含沟渠隔离区及场氧化区其中之一。17.如申请专利范围第15项之方法,其中上述之本质矽层至少包含一未掺杂之多晶矽层。18.如申请专利范围第15项之方法,其中上述之闸极间介电层至少包含一氧化层及一氧化层/氮化层/氧化层其中之一。19.如申请专利范围第15项之方法,其中上述之控制闸极层至少包含一多晶矽层及一矽化钨层于该多晶矽层之上。20.如申请专利范围第15项之方法,其中上述之保护层至少包含一氧化层/氮化层/氧化层。21.如申请专利范围第15项之方法,其中上述之层间介电层至少包含一氧化层。22.如申请专利范围第15项之方法,其中上述之记忆胞区之该双重扩散源汲极区之该第一次离子植入,系为一中度掺杂离子植入,其离子浓度约为1E13 atoms/cm2至5E15 atoms/cm2之间。23.如申请专利范围第15项之方法,其中上述之周边元件区之该轻掺杂源汲极区,其植入之离子浓度约为1E12atoms/cm2至1E15 atoms/cm2之间。24.如申请专利范围第15项之方法,其中上述之记忆胞区之该双重扩散源汲极区之该第二次离子植入,其植入离子浓度约为1E13 atoms/cm2至1E15 atoms/cm2之间。25.如申请专利范围第15项之方法,其中上述之周边元件区之该源极区域及该汲极区域之离子植入浓度约为1E14 atoms/cm2至1E16 atoms/cm2之间。图式简单说明:第一图a、b、c显示本发明中形成隔离区域、闸极氧化层、及本质矽层于基材上之截面示意图。第二图a、b、c显示本发明中去除周边元件区以外之本质矽层及闸极氧化层之截面示意图。第三图a、b、c显示本发明中形成隧穿氧化层、并定义浮动闸极于基材上记忆胞区、及留下第一矽层于周边元件区上之截面示意图。第四图a、b、c显示本发明中形成闸极间介电层、控制闸极层、及保护层于基材上之截面示意图。第五图a、b、c显示本发明中去除部分之保护层以定义闸极区域之截面示意图。第六图a、b、c显示本发明中以保护层为罩幕,定义叠合闸极结构,并去除周边元件区上之控制闸极层、闸极间介电层、及第一矽层之截面示意图。第七图a、b、c显示本发明中去除周边元件区上部分之隧穿氧化层及部分之本质矽层,以定义闸极结构于周边元件区上之截面示意图。第八图a、b、c显示本发明中形成侧壁结构于叠合闸极结构及闸极结构之侧壁上之截面示意图。第九图a、b、c显示本发明中形成矽化金属层以及形成层间介电层于基材上之截面示意图。第十图a、b、c显示本发明中去除部分之层间介电层,以定义接触洞于记忆胞区及周边元件区之层间介电层内的截面示意图。第十一图a、b、c显示本发明中去除部分之层间介电层及保护层,以定义接触洞于字元线区之层间介电层保护层内的截面示意图。第十二图显示本发明中定义金属层以形成连线之截面示意图。第十三图显示本发明中快闪记忆体结构之上视示意图。 |
